一種陣列基板及應用其的顯示裝置制造方法及圖紙

本實用新型專利技術實施例涉及顯示技術，特別涉及一種陣列基板及應用其的顯示裝置，用于解決現有技術中存在的陣列基板的制作成本較高的問題。本實用新型專利技術實施例的陣列基板，包括：多個像素區域，每個像素區域包括覆蓋于該像素區域的源電極、漏電極和數據線的外表面的薄膜保護層；其中，薄膜保護層與該像素區域中的像素電極位于同一層，且材質相同。本實用新型專利技術實施例的陣列基板通過與像素電極同層且材質相同的薄膜保護層保護漏源極和數據線，省略了現有陣列基板中的鈍化層，簡化了陣列基板的制造工藝，降低了制作成本。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及顯示
，特別涉及一種陣列基板及應用其的顯示裝置。
技術介紹
液晶顯示器(LCD,Liquid Crystal Display)具有體積小、重量輕、功耗低、福射低及制造成本低等特點，已被廣泛應用于各種電子設備中，如顯示器、電視、手機、數碼相機等數字電子設備。其中，TFT-LCD (Thin Film Transistor Liquid Crystal Display,薄膜晶體管液晶顯示器)是一種主要的平板顯示裝置(FPD, Flat Panel Display)。陣列基板是液晶顯示器中用于驅動液晶的電路基板，其結構如圖I所示，包括玻璃基板(glass)10 ；·在玻璃基板10上形成的柵電極(gate) 11和公共電極(common) 12 ；柵絕緣層(gateinsulator) 13 和有源層(active) 14 ;漏電極(drain)16 和源電極(source) 17 ；用于防止有源層14被外界環境腐蝕和氧化的刻蝕阻擋層(etch stopper) 15 ；用于防止漏電極(drain) 16和源電極(source) 17被外界環境腐蝕和氧化的鈍化層(passivation)18 ；像素電極19。同時，陣列基板也是電子紙、OLED顯示面板等必備的顯示部件。由于鈍化層18的制作過程復雜，需要進行掩膜、曝光、顯影、刻蝕和剝離等工藝處理，所以鈍化層18的制作會增加TFT-LCD陣列基板的制作成本。綜上所述，由于現有的陣列基板中包括鈍化層，使得陣列基板的制作成本較高。
技術實現思路
本技術實施例提供了一種陣列基板及應用其的顯示裝置，用于解決現有技術中存在的陣列基板的制作成本較高的問題。本技術實施例提供了一種陣列基板，包括多個像素區域，每個所述像素區域包括覆蓋于該像素區域的源電極、漏電極和數據線的外表面的薄膜保護層；其中，所述薄膜保護層與所述像素區域中的像素電極位于同一層，且所述薄膜保護層與所述像素電極材質相同。優選的，所述薄膜保護層采用銦錫金屬氧化物ITO材料或銦鋅氧化物IZO材料。優選的，所述薄膜保護層的厚度為30納米 120納米。優選的，所述薄膜保護層的厚度大于所述像素電極的厚度。優選的，所述TFT-IXD陣列基板還包括用于阻斷有源層中的溝道區域與所述薄膜保護層接觸的刻蝕阻擋層。優選的，所述刻蝕阻擋層采用氮化硅、氧化硅或兩者的多層組合結構。優選的，所述刻蝕阻擋層的厚度為30納米 300納米。優選的，所述陣列基板的有源層為金屬氧化物半導體本技術實施例提供了一種顯示裝置，其包括上述的陣列基板。本技術實施例的陣列基板通過與像素電極同層且材質相同的薄膜保護層保護漏源極和數據線，省略了現有陣列基板中的鈍化層，簡化了陣列基板的制造工藝，降低了制作成本。附圖說明圖I為
技術介紹
中陣列基板的結構剖面示意圖；圖2為本技術實施例的第一種陣列基板的結構剖面示意圖；圖3A為本技術實施例的第二種陣列基板的結構剖面示意圖；圖3B為圖3A所示的陣列基板的結構俯視圖；圖4為圖3A所示的陣列基板的制造流程圖；圖5A 圖5E為本技術實施例的第二種陣列基板在各制作工藝中的結構剖面示意圖；圖6A為本技術實施例的另一種刻蝕阻擋層的結構剖面示意圖；圖6B為包括圖6A所示的刻蝕阻擋層的陣列基板的結構剖面示意圖；圖7為圖3A所示的陣列基板涂覆PI取向膜之后的結構剖面示意圖。具體實施方式本技術實施例的陣列基板通過透明導電薄膜的薄膜保護層保護漏源極和數據線，省略了現有陣列基板中的鈍化層，簡化了陣列基板的制造工藝，解決了現有技術中存在的陣列基板的制作成本較高的問題。下面結合說明書附圖對本技術實施例作進一步詳細描述。本技術實施例的陣列基板，包括由柵線與數據線橫縱交叉圍設形成的多個像素區域，每個像素區域包括覆蓋于該像素區域的源電極、漏電極和數據線的外表面的薄膜保護層；其中，該薄膜保護層與該像素區域中的像素電極位于同一層，且薄膜保護層與該像素電極材質相同。該薄膜保護層用于保護源電極、漏電極和數據線免受外界環境的腐蝕及氧化。在具體制作過程中，薄膜保護層采用銦錫金屬氧化物ITO材料或銦鋅氧化物IZO材料。在具體制作過程中，薄膜保護層的厚度為30nm 120nm。優選的，為了更好地保護源電極、漏電極和數據線，薄膜保護層的厚度大于像素區域中的像素電極的厚度。本技術實施例的第一種陣列基板的結構如圖2所示，包括由柵線和數據線橫縱交叉圍設形成的多個像素區域，每個像素區域包括襯底基板20 ；在襯底基板20上形成的柵電極21和公共電極22，其中，柵電極21及公共電極22可以采用單層鑰、鋁、鎢、鈦、銅等金屬材料或者合金材料，也可以采用鑰、鋁、鎢、鈦、銅等金屬的多層組合結構；柵電極21的厚度為IOOnm 500nm ;公共電極22的厚度為IOOnm 500nm ；柵絕緣層23和有源層24，其中，柵絕緣層23可以采用單層氮化硅，氧化硅或兩者的多層組合結構；有源層24可以采用IGZ0(indium gallium zinc oxide,銦鎵鋅氧化物)或非晶硅材料；柵絕緣層23的厚度為150nm 500nm ;有源層24的厚度為20nm至200nm ；漏電極25和源電極26，其中，漏電極、源電極可以是單層鑰、鋁，鎢、鈦、銅等金屬材料或者其合金，也可以采用鑰、鋁，鎢、鈦、銅等金屬的多層組合結構；漏電極25和源電極26 的厚度 IOOnm 500nm ；位于同一層且材質相同的像素電極27a和薄膜保護層27b，其中，薄膜保護層27b覆蓋于漏電極25、源電極26和數據線的外表面，用于保護漏電極25、源電極26及數據線免受外界環境的腐蝕和氧化。需要說明的是，薄膜保護層27b不能與有源層24的TFT溝道區域接觸，以免影響薄膜晶體管的性能。為了有效保護漏電極25、源電極26及數據線，優選的，薄膜保護層27b的厚度大于像素電極27a的厚度。由于薄膜保護層與像素電極的材質相同，一般采用透明導電薄膜，因此，為了阻斷有源層的TFT溝道與薄膜保護層接觸而影響薄膜晶體管的性能，本技術實施例提供了第二種陣列基板，包括多個像素區域，每個像素區域由柵線309和數據線310橫縱交叉圍設形成，其結構剖面如圖3A所示，結構俯視圖如圖3B所示，包括襯底基板300 ；在襯底基板300上形成的柵電極301和公共電極302，其中，柵電極301及公共電極302可以采用單層鑰、鋁、鎢、鈦、銅等金屬材料或者合金材料，也可以采用鑰、鋁、鎢、鈦、銅等金屬的多層組合結構；柵電極301的厚度為IOOnm 500nm ;公共電極302的厚度為IOOnm 500nm ；柵絕緣層303和有源層304，其中，柵絕緣層303可以采用單層氮化硅，氧化硅或兩者的多層組合結構；有源層304可以采用IGZO或非晶硅材料；柵絕緣層303的厚度為150nm 500nm ;有源層304的厚度為20nm至200nm ；刻蝕阻擋層(etch stopper) 305，其形成于有源層304的TFT溝道區域，用于阻斷有源層304的TFT溝道區域與薄膜保護層308b接觸，并保護有源層304免受外界環境的腐蝕和氧化，其中，刻蝕阻擋層305可以采用單層氮化硅，氧化硅或兩者的多層組合結構；刻蝕阻擋本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種陣列基板，包括多個像素區域，其特征在于，每個所述像素區域包括覆蓋于該像素區域的源電極、漏電極和數據線的外表面的薄膜保護層； 其中，所述薄膜保護層與所述像素區域中的像素電極位于同一層，且所述薄膜保護層與所述像素電極材質相同。2.如權利要求I所述的陣列基板，其特征在于，所述薄膜保護層采用銦錫金屬氧化物ITO材料或銦鋅氧化物IZO材料。3.如權利要求I或2所述的陣列基板，其特征在于，所述薄膜保護層的厚度為30納米 120納米。4.如權利要求3所述的陣列基板，其特征在于，所述薄膜保護層的厚度...

【專利技術屬性】
技術研發人員：徐少穎，謝振宇，陳旭，
申請(專利權)人：北京京東方光電科技有限公司，
類型：實用新型
國別省市：