【技術實現步驟摘要】
本專利技術屬于集成電路制造，具體涉及一種半導體器件的形成方法。
技術介紹
1、對于cmos器件(例如工作電壓為7v)的制作，市場要求低成本、高性價比的工藝平臺。在保證7v?cmos器件柵極尺寸和5v?cmos器件柵極尺寸不變情況下，在正常邏輯工藝基礎上節省至少需要兩道光罩，對晶圓加工廠邏輯工藝具有很大挑戰。
技術實現思路
1、本專利技術的目的在于提供一種半導體器件的形成方法，在低成本、高性價比工藝平臺加工，將n阱離子注入與p型漏極輕摻雜離子注入共用同一光罩，n型漏極輕摻雜采用無掩膜離子注入，節省了形成n阱和n型漏極輕摻雜這兩道工藝的光罩。保留兩道ldd離子注入的工藝下，優先保證nmos管的熱載流子效應性能，大幅降低了襯底漏電流，通過可靠性測試。
2、本專利技術提供一種半導體器件的形成方法，包括：
3、步驟s1、提供襯底，所述襯底上通過淺溝槽隔離定義第一有源區和第二有源區；
4、步驟s2、執行所述第一有源區的p阱離子注入；
5、步驟s3、形成柵極層，在所述第一有源區的所述襯底上依次形成第一柵氧化層和第一柵極層；在所述第二有源區的襯底上依次形成第二柵氧化層和第二柵極層；
6、步驟s4、保留形成所述柵極層步驟中覆蓋所述第一柵極層和所述第二柵極層的光阻層；在所述光阻層保護下執行無掩膜n型漏極輕摻雜離子注入，在所述第一有源區形成n型第一輕摻雜區，在所述第二有源區形成n型第二輕摻雜區；
7、步驟s5、同一光罩下執行所述第二
8、步驟s6、執行所述第一有源區的n型離子重摻雜注入，形成nmos管的源區和漏區；
9、步驟s7、執行所述第二有源區ii的p型離子重摻雜注入，形成pmos管的源區和漏區。
10、進一步的，步驟s3具體包括：
11、形成依次覆蓋所述襯底的柵氧化層材料層和柵極材料層；
12、在所述柵極材料層表面形成圖像化的第二光阻層，所述圖像化的第二光阻層包括第二光阻層第一區和第二光阻層第二區；
13、以所述第二光阻層為掩膜，依次刻蝕所述柵極材料層和所述柵氧化層材料層，形成位于所述第二光阻層第一區下方的所述第一柵極層和所述第一柵氧化層，以及位于所述第二光阻層第二區下方的所述第二柵極層和所述第二柵氧化層。
14、進一步的，步驟s4中執行所述無掩膜n型漏極輕摻雜離子注入時，所述第二光阻層第一區和所述第二光阻層第二區仍然保留；
15、在所述無掩膜n型漏極輕摻雜離子注入完成之后，去除所述第二光阻層第一區和所述第二光阻層第二區。
16、進一步的，步驟s5具體包括：
17、形成第三光阻層，所述第三光阻層在所述第二有源區具有開口，所述第三光阻層覆蓋所述第一有源區；以所述第三光阻層為掩膜，先對所述第二有源區進行所述n阱離子注入，形成n阱；再對所述第二有源區進行所述p型漏極輕摻雜離子注入，形成p型輕摻雜區。
18、進一步的，步驟s5中，在所述第二有源區，所述n阱離子注入深度大于所述p型漏極輕摻雜離子注入深度，且所述n阱離子注入能量大于所述p型漏極輕摻雜離子注入能量。
19、進一步的，步驟s5中，所述n阱離子注入還穿過所述第二柵極層和所述第二柵氧化層進入下方的所述襯底中。
20、進一步的，所述半導體器件的工作電壓包括：7v或者5v。
21、進一步的，步驟s5之后，步驟s6之前，所述形成方法還包括：
22、在所述第一有源區的所述襯底上形成第一側墻，所述第一側墻覆蓋所述第一柵氧化層和所述第一柵極層的側壁；在所述第二有源區的所述襯底上形成第二側墻，所述第二側墻覆蓋所述第二柵氧化層和所述第二柵極層的側壁。
23、進一步的，步驟s7之后，所述形成方法還包括：
24、形成金屬硅化物，在所述第一柵極層和所述第二柵極層表面，以及所述第一有源區和所述第二有源區的所述襯底表面形成所述金屬硅化物；
25、形成介質層，所述介質層覆蓋所述襯底、所述第一側墻、所述第一柵極層、所述第二側墻以及所述第二柵極層；在所述介質層中形成接觸孔；
26、形成金屬互連，在所述接觸孔填充金屬，將所述nmos管和所述pmos管各自的柵極、源區和漏區引出。
27、與現有技術相比，本專利技術具有如下有益效果：
28、本專利技術提供一種半導體器件的形成方法，包括：步驟s1、提供襯底，所述襯底上通過淺溝槽隔離定義第一有源區和第二有源區；步驟s2、執行所述第一有源區的p阱離子注入；步驟s3、形成柵極層，在所述第一有源區的所述襯底上依次形成第一柵氧化層和第一柵極層；在所述第二有源區的襯底上依次形成第二柵氧化層和第二柵極層；步驟s4、保留形成所述柵極層步驟中覆蓋所述第一柵極層和所述第二柵極層的光阻層；在所述光阻層保護下執行無掩膜n型漏極輕摻雜離子注入，在所述第一有源區形成n型第一輕摻雜區，在所述第二有源區形成n型第二輕摻雜區；步驟s5、同一光罩下執行所述第二有源區的n阱離子注入和p型漏極輕摻雜離子注入；步驟s6、執行所述第一有源區的n型離子重摻雜注入，形成nmos管的源區和漏區；步驟s7、執行所述第二有源區ii的p型離子重摻雜注入，形成pmos管的源區和漏區。
29、本專利技術提供的半導體器件的形成方法，在低成本、高性價比工藝平臺加工制成，將n阱離子注入與p型漏極輕摻雜(ldd)離子注入共用同一光罩，在柵極層刻蝕之后，保留柵極層刻蝕后的光阻層情況下進行無掩模n型漏極輕摻雜離子注入，避免柵極層被n型輕參雜離子注入打穿。節省了形成n阱和n型漏極輕摻雜(ldd)這兩道工藝的光罩(掩膜版)。保留n型漏極輕摻雜(ldd)和p型漏極輕摻雜(ldd)兩道ldd離子注入的工藝條件下，優先保證nmos管的熱載流子效應性能，大幅降低了襯底漏電流，通過可靠性測試。不僅保證了了半導體器件的電性能，而且達到了節省光罩成本的目的。
本文檔來自技高網...【技術保護點】
1.一種半導體器件的形成方法，其特征在于，包括：
2.如權利要求1所述的半導體器件的形成方法，其特征在于，步驟S3具體包括：
3.如權利要求2所述的半導體器件的形成方法，其特征在于，
4.如權利要求1所述的半導體器件的形成方法，其特征在于，步驟S5具體包括：
5.如權利要求4所述的半導體器件的形成方法，其特征在于，
6.如權利要求4所述的半導體器件的形成方法，其特征在于，
7.如權利要求1至6任意一項所述的半導體器件的形成方法，其特征在于，所述半導體器件的工作電壓包括：7V或者5V。
8.如權利要求1所述的半導體器件的形成方法，其特征在于，
9.如權利要求8所述的半導體器件的形成方法，其特征在于，步驟S7之后，所述形成方法還包括：
【技術特征摘要】
1.一種半導體器件的形成方法，其特征在于，包括：
2.如權利要求1所述的半導體器件的形成方法，其特征在于，步驟s3具體包括：
3.如權利要求2所述的半導體器件的形成方法，其特征在于，
4.如權利要求1所述的半導體器件的形成方法，其特征在于，步驟s5具體包括：
5.如權利要求4所述的半導體器件的形成方法，其特征在于，
【專利技術屬性】
技術研發人員：顧文斌，胡君，
申請(專利權)人：上海華虹宏力半導體制造有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。