• 
    <ul id="o6k0g"></ul>
    <ul id="o6k0g"></ul>

    一種半導體器件及其制造方法和硬掩膜、電子設備技術

    技術編號:42559968 閱讀:17 留言:0更新日期:2024-08-29 00:30
    本發明專利技術涉及一種半導體器件及其制造方法和硬掩膜,通過在在襯底上依次交替沉積隔離層和導電層形成堆疊層,在堆疊層上沉積第一介質層,并對第一介質層通過圖案化,刻蝕等多工藝的處理,做出具有兩種不同遮光圖形的硬掩膜后,再通過刻蝕、沉積等工藝,做出包括多層沿垂直方向堆疊的存儲單元陣列的半導體器件。

    【技術實現步驟摘要】

    本專利技術屬于集成電路,具體涉及一種半導體器件及其制造方法及一種硬掩膜、電子設備。


    技術介紹

    1、隨著動態隨機存取存儲器(dynamic?random?acess?memory,dram)制造技術迭代更新,平面1t1c結構的dram較難進一步微縮,想要獲得更高的存儲密度,3d?dram是一個重要的發展方向,將縱向的空間充分利用,可以從根本上解決dram微縮帶來的對設備和工藝的挑戰。


    技術實現思路

    1、本專利技術的目的是提出一種新的半導體器件及其制造方法和一種硬掩膜、電子設備。

    2、本專利技術提出了一種半導體器件制造方法,所述半導體器件包括:多層沿垂直方向堆疊的存儲單元陣列;多條貫穿各層存儲單元陣列的字線;多條位線,每條位線與一層存儲單元中的一列存儲單元連接;所述方法包括:

    3、在襯底上依次交替沉積隔離層和導電層形成堆疊層,在所述堆疊層上沉積第一介質層;

    4、對所述第一介質層進行構圖工藝,形成第一硬掩膜;其中,每個所述第一硬掩膜包括用于形成位線和連接于所述位線的多條導線的第一遮光圖形,以及用于形成多條所述字線的第二遮光圖形;其中,所述第二遮光圖形為所述第一介質層上的多個填充有犧牲層的孔的圖形;所述第一介質層和所述犧牲層具有相同刻蝕條件下的不同刻蝕速率;

    5、經圖案化工藝將各所述第一遮光圖形轉移到所述堆疊層上形成多層圖案化后的導電層;

    6、以所述孔為掩膜對所述堆疊層進行刻蝕,形成位于所述堆疊層上貫穿每層所述導電層并將每條所述導線分離為源極區域和漏極區域的多個貫穿孔;

    7、在每個所述貫穿孔內依次形成半導體層、柵極絕緣層、所述字線。

    8、一些實施例中,經圖案化工藝將各所述第一遮光圖形轉移到所述堆疊層上形成多層圖案化后的導電層之前,所述方法還包括:

    9、在所述犧牲層上形成覆蓋整個犧牲層的保護層,所述保護層的材料與所述第一介質層的材料相同;

    10、以所述孔為掩膜對所述堆疊層進行刻蝕,形成位于所述堆疊層上貫穿每層所述導電層并將每條所述導線分離為源極區域和漏極區域的多個貫穿孔之前,還包括:

    11、通過圖案化工藝去除所述保護層,露出所述第一硬掩膜中的所述孔中的犧牲層,選擇性刻蝕所述犧牲層露出所述孔的側壁。

    12、一些實施例中,對所述第一介質層進行構圖工藝,形成第一硬掩膜,具體包括:

    13、通過光刻工藝刻蝕所述第一介質層,形成所述第一遮光圖形和初始第二遮光圖形,所述初始第二遮光圖形包括多個貫通所述第一介質層的溝槽,每個溝槽位于每條所述導線上將每條所述導線分割為沿著所述導線延伸的方向上間隔分布的第一部分和第二部分;

    14、沉積犧牲層,通過濕法刻蝕去除覆蓋在所述第一遮光圖形區域的犧牲層,在初始第二遮光圖形對應區域保留所述犧牲層,保留的所述犧牲層連接每條導線的所述第一部分和第二部分;

    15、沉積和所述第一介質層相同材料的第二介質層,通過干法刻蝕去除覆蓋在所述第一遮光圖形區域的第二介質層,保留所述犧牲層側壁和上表面的第二介質層作為所述保護層,圍設所述犧牲層側壁的第一介質層和第二介質層形成的多個孔作為所述第二遮光圖形,所述第一介質層上的第一遮光圖形和第二遮光圖形形成所述第一硬掩膜。

    16、一些實施例中,通過圖案化工藝去除所述保護層,露出所述第一硬掩膜中的所述孔中的犧牲層,具體包括:通過機械研磨所述第二介質層,去除所述犧牲層上表面的所述第二介質層,保留所述犧牲層側壁的所述第二介質層。

    17、一些實施例中,一種半導體器件制造方法,包括如下步驟:

    18、在襯底上依次交替沉積隔離層和導電層;

    19、沉積作為硬掩膜的第一材料層;

    20、通過圖案化工藝刻蝕所述第一材料層形成相互分離的第一電極掩膜層和第二電極掩膜層,所述第一電極掩膜層和第二電極掩膜層之間形成初始字線掩膜圖案;

    21、在圖案化后的所述第一材料層上沉積第二材料層,所述第一材料層和所述第二材料層在相同刻蝕條件下的刻蝕速率不同;

    22、濕法刻蝕所述第二材料層,刻蝕掉所述第一電極掩膜層對應區域與所述第二電極掩膜層對應區域的所述第二材料層,保留所述初始字線掩膜圖案區域的一部分第二材料層使得所述第二材料層連接所述第一電極掩膜層和所述第二電極掩膜層;

    23、再次沉積第一材料層并對所述第一材料層進行圖案化處理,僅保留所述第二材料層露出的側壁和上表面的部分,兩次形成的所述第一材料層完全包裹圖案化后的第二材料層的側壁和上表面,形成字線掩膜層,字線掩膜圖案為所述犧牲層在所述第一材料層中的孔圖案;

    24、基于所述第一電極掩膜層、第二電極掩膜層對所述隔離層和所述導電層進行刻蝕,形成圖案化后的堆疊層,所述堆疊層包含位線和與位線連接的導線,之后在所述堆疊層中填充介質材料并用機械磨平,以使所述第二材料層的上表面露出,通過選擇性刻蝕僅刻蝕掉所述露出的第二材料層,露出所述第一材料層中的孔;

    25、以所述字線掩膜層為掩膜,刻蝕所述堆疊層的所述導線,以形成貫通各層所述導線的貫穿孔且所述貫穿孔將所述導線分割為與位線連接的源極區,以及與電容連接的漏極區。

    26、一些實施例中,在襯底上依次交替沉積隔離層和導電層,其中,所述隔離層為氧化硅層或氮化硅層。

    27、一些實施例中,還包括:

    28、在所述貫穿孔內依次形成半導體層、柵極絕緣層和字線。

    29、一些實施例中,所述第一材料層的材料包括氮化鈦,所述第二材料層的材料包括氧化鋁。

    30、一種用于制造半導體器件的硬掩膜,包括用于形成位線和連接位線的多條導線的第一遮光圖形,以及用于形成多個所述字線的第二遮光圖形;其中,所述第二遮光圖形為所述第一介質層上的填充有犧牲層的多個孔的圖形;所述第一介質層和所述犧牲層在相同刻蝕條件下的刻蝕速率不同;所述孔位于所述導線對應區域上。

    31、一些實施例中,所述硬掩膜包括第一介質層,其中所述第一介質層具有沿列方向延伸的位線遮光區域,以及沿行方向延伸的導線遮光區域,所述導線遮光區域具有貫通縱向和列方向的開口,所述開口區域填充有犧牲層;

    32、所述硬掩膜還包括第二介質層,其中,所述第二介質層覆蓋所述第一介質層和所述犧牲層的上表面和側表面,使得所述第一介質層和第二介質層包裹所述犧牲層的側表面各區域。

    33、所述第一介質層和所述第二介質層為相同材料的膜層。

    34、一種電子設備,包含上述半導體器件。

    35、本申請實施例提供的技術方案,采用了一種新的半導體器件制造方法,利用一個硬掩模同時制作源漏以及位線并制作垂直各膜層的字線的通孔。有效節約工藝流程,且有效降低制作成本。另外所述硬掩膜的形成過程對曝光機的要求較低,可以實現更小的字線孔徑。

    本文檔來自技高網...

    【技術保護點】

    1.一種半導體器件制造方法,其特征在于,所述半導體器件包括:多層沿垂直方向堆疊的存儲單元陣列;多條貫穿各層存儲單元陣列的字線;多條位線,每條位線與一層存儲單元中的一列存儲單元連接;所述方法包括:

    2.如權利要求1所述的半導體器件制造方法,其特征在于,經圖案化工藝將各所述第一遮光圖形轉移到所述堆疊層上形成多層圖案化后的導電層之前,所述方法還包括:

    3.如權利要求2所述的半導體器件制造方法,其特征在于,對所述第一介質層進行構圖工藝,形成第一硬掩膜,具體包括:

    4.如權利要求2所述的半導體器件制造方法,其特征在于,通過圖案化工藝去除所述保護層,露出所述第一硬掩膜中的所述孔中的犧牲層,具體包括:通過機械研磨所述第二介質層,去除所述犧牲層上表面的所述第二介質層,保留所述犧牲層側壁的所述第二介質層。

    5.一種半導體器件制造方法,其特征在于,包括如下步驟:

    6.如權利要求5所述的半導體器件制造方法,其特征在于,在襯底上依次交替沉積隔離層和導電層,其中,所述隔離層為氧化硅層或氮化硅層。

    7.如權利要求5所述的半導體器件制造方法,其特征在于,還包括:

    8.如權利要求5所述的半導體器件制造方法,其特征在于,所述第一材料層的材料包括氮化鈦,所述第二材料層的材料包括氧化鋁。

    9.一種用于制造半導體器件的硬掩膜,包括用于形成位線和連接位線的多條導線的第一遮光圖形,以及用于形成多個所述字線的第二遮光圖形;其中,所述第二遮光圖形為所述第一介質層上的填充有犧牲層的多個孔的圖形;所述第一介質層和所述犧牲層在相同刻蝕條件下的刻蝕速率不同;所述孔位于所述導線對應區域上。

    10.根據權利要求9所述的硬掩膜,其特征在于,所述硬掩膜包括第一介質層,其中所述第一介質層具有沿列方向延伸的位線遮光區域,以及沿行方向延伸的導線遮光區域,所述導線遮光區域具有貫通縱向和列方向的開口,所述開口區域填充有犧牲層;

    11.一種半導體器件,其特征在于,采用權利要求1-8中任一項所述的制造方法制造而成,或者采用權利要求9-10任一所述的硬掩膜制作而成。

    12.一種電子設備,其特征在于,包含權利要求11所述的半導體器件。

    ...

    【技術特征摘要】

    1.一種半導體器件制造方法,其特征在于,所述半導體器件包括:多層沿垂直方向堆疊的存儲單元陣列;多條貫穿各層存儲單元陣列的字線;多條位線,每條位線與一層存儲單元中的一列存儲單元連接;所述方法包括:

    2.如權利要求1所述的半導體器件制造方法,其特征在于,經圖案化工藝將各所述第一遮光圖形轉移到所述堆疊層上形成多層圖案化后的導電層之前,所述方法還包括:

    3.如權利要求2所述的半導體器件制造方法,其特征在于,對所述第一介質層進行構圖工藝,形成第一硬掩膜,具體包括:

    4.如權利要求2所述的半導體器件制造方法,其特征在于,通過圖案化工藝去除所述保護層,露出所述第一硬掩膜中的所述孔中的犧牲層,具體包括:通過機械研磨所述第二介質層,去除所述犧牲層上表面的所述第二介質層,保留所述犧牲層側壁的所述第二介質層。

    5.一種半導體器件制造方法,其特征在于,包括如下步驟:

    6.如權利要求5所述的半導體器件制造方法,其特征在于,在襯底上依次交替沉積隔離層和導電層,其中,所述隔離層為氧化硅層或氮化硅層。

    7...

    【專利技術屬性】
    技術研發人員:艾學正王祥升王桂磊趙超桂文華
    申請(專利權)人:北京超弦存儲器研究院
    類型:發明
    國別省市:

    網友詢問留言 已有0條評論
    • 還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。

    1
    主站蜘蛛池模板: 精品久久久久久无码人妻热| 无码精品不卡一区二区三区| 中文字幕丰满乱子伦无码专区| 亚洲成av人片不卡无码久久 | 中文无码乱人伦中文视频在线V| 久久久无码精品亚洲日韩软件| 久久久久亚洲AV无码观看| 国产成人无码AV片在线观看| 亚洲av永久无码精品国产精品| 日韩AV片无码一区二区不卡| 亚洲av无码不卡私人影院| 一本久道综合在线无码人妻| 亚洲AV无码日韩AV无码导航| 无码色AV一二区在线播放| 亚洲午夜无码久久久久软件| 亚洲Av永久无码精品三区在线 | 成人无码Av片在线观看| 国产成人A人亚洲精品无码| 无码AV一区二区三区无码| 中文字幕无码精品亚洲资源网久久 | 国产成人无码AV在线播放无广告| 国产在线精品无码二区| 亚洲AV中文无码乱人伦在线视色| 中文字幕无码视频手机免费看| 亚洲AV人无码激艳猛片| 最新高清无码专区| gogo少妇无码肉肉视频| 无码日本精品XXXXXXXXX| 精品无码一区二区三区电影| 亚洲av福利无码无一区二区| 成人A片产无码免费视频在线观看| 国产乱子伦精品免费无码专区| 亚洲国产精品无码中文lv| 69久久精品无码一区二区| 日韩精品人妻系列无码专区免费| 亚洲av无码一区二区三区网站| 国产激情无码一区二区app| 国产成人无码久久久精品一| 无码H肉动漫在线观看| 亚洲av永久无码精品漫画| 人禽无码视频在线观看|