電路襯底和半導體器件制造技術

本發明專利技術提供一種用于提高半導體器件的可靠性和效率的半導體襯底和半導體器件。在要以倒裝芯片方法安裝半導體元件的半導體襯底中，至少一個島形導電層和布線層選擇性地設置在要安裝半導體元件的元件安裝區上，并且在島形導電層上設置絕緣樹脂層。在元件安裝區，通過粘附材料將半導體元件固定到電路襯底以制造半導體器件。這樣，抑制了半導體器件內部的布線層的分層，并抑制了電極的損壞。從而實現了具有高可靠性的電路襯底和具有該電路襯底的半導體器件。

【技術實現步驟摘要】

本專利技術涉及電路襯底和半導體器件，尤其涉及這樣一種電路襯底和半導 體器件，其中半導體元件以面朝下結構的倒裝芯片方法連接至該電路襯底， 以及在該半導體器件中半導體元件以面朝下結構的倒裝芯片方法連接至該 電路襯底。
技術介紹
當將半導體元件安裝到電路襯底，制造半導體器件時，半導體元件可以 以面朝下結構的倒裝芯片方法安裝至電路襯底，其中作為一種半導體元件安 裝結構，半導體元件的主表面面向電路襯底。為了實現這種結構，使用這樣一種方法(例如，在日本未審査的專利申請公開No. 9-97816中所公開的)向半導體元件施加載荷，該半導體元件 具有朝向電路襯底的凸塊，該電路襯底具有安裝焊盤，用設置在凸塊與安裝 焊盤之間的粘合劑使凸塊與安裝焊盤對準從而使凸塊與安裝焊盤接觸；在凸 塊與安裝焊盤接觸時，通過加熱使粘合劑固化，將半導體元件固定至電路襯 底，以制造半導體器件。在通過這種方法制造的半導體器件中，通過在半導體元件與電路襯底之 間提供粘合劑將半導體元件固定到電路襯底，并且保持半導體元件的凸塊緊 壓著電路襯底的安裝焊盤的狀態。因此，保持了凸塊與安裝焊盤的機械接觸， 同時也實現并保持了凸塊與安裝焊盤的電接觸。在一些情況下，除了布線圖案和安裝焊盤之外，在要安裝半導體元件的 電路襯底的區域(以下稱為元件安裝區)還設置有固體圖案(例如，參見日 本未審査的專利申請公開No. 2003-338666)。已經公開設置這種固體圖案能增加電路襯底的硬度，并提高半導體器件 的可靠性；另外，將固體圖案的表面鍍鎳(Ni)、金(Au)能增加固體圖案 的硬度，從而進一步提高電路襯底的可靠性。也已經提出，在電路襯底的元件安裝區設置布線圖案和虛擬圖案來消除 圖案密度的不均勻性，以防止由于熱膨脹系數不同導致的電路襯底的翹曲(例如，在日本未審査的專利申請公開No. 2006-32872中)。在上述現有技術的情況下，將布線圖案和虛擬圖案鍍金(Au)以提高抗 腐蝕性。然而，由于鍍金(Au)層與粘合劑具有低接觸性能，不能獲得足夠 的觸點壓力。因此，難以保持布線圖案與半導體元件的連接端子之間的接觸。 在現有技術的情況下，為了解決該問題，虛擬圖案具有分支形狀以形成小 突出物、即多個凹陷和凸起，以通過固著效果增加觸點壓力。如上所述，通常在如金(Au)這樣的金屬和粘合劑之間提供低的觸點壓 力。因此，在安裝之后，有可能在粘合劑與設置在虛擬圖案和固體圖案表面 上的鍍金(Au)層之間的界面處發生分層。因此，難以保持半導體元件的凸塊緊壓著電路襯底的安裝焊盤的狀態， 也不能保持凸塊與安裝焊盤之間的滿意的電連接。尤其是當把半導體器件放 在高溫和高濕度的環境中時，分層進一步發展，因此不能獲得預期的可靠性。可以考慮一種將絕緣樹脂層設置在虛擬圖案(固體圖案)上的方法，其 中絕緣樹脂層與粘合劑具有高接觸性能。當虛擬圖案(固體圖案)在元件安 裝區具有大的面積時，絕緣樹脂層也具有大的面積。絕緣樹脂層具有大的面積，因此具有大的彈性恢復力。所以，當把半導 體元件安裝到電路襯底時，如果在元件安裝區存在具有大面積的絕緣樹脂 層，即使向半導體元件施加連接載荷，絕緣樹脂層的彈性恢復力超過連接載 荷，使得半導體元件的凸塊與電路襯底的安裝焊盤之間的連接不牢固。如果將增大的載荷施加到半導體元件以使連接過程可靠，則可能損壞在 半導體元件中形成凸塊的部分處的內部布線或電路元件。
技術實現思路
為了解決上述問題，本專利技術的目的是提供一種具有高可靠性的電路襯底 的結構以及包括該電路襯底的半導體器件，以防止電極之間的分層和半導體 元件的損壞。為了實現上述目的，根據本專利技術，提供一種電路襯底，其中半導體元件被安裝至該電路襯底。該電路襯底包括布線層，設置在該電路襯底表面上與該半導體元件相對的區域；導電層，設置在該電路襯底表面 上與該半導體元件相對的區域且遠離該布線層；以及樹脂層，設置在該 導電層上。為了實現上述目的，根據本專利技術，提供一種半導體器件。該半導體 器件包括半導體元件；電路襯底，在該電路襯底上安裝該半導體元件， 該電路襯底包括設置在與該半導體元件相對的區域的布線層、設置在與 該半導體元件相對的區域且遠離該布線層的導電層、以及設置在該導電 層上的樹脂層；以及粘附材料，設置在該電路襯底與該半導體元件之間。從以下描述中，通過結合以示例方式示出的本專利技術的優選實施例的 附圖，本專利技術的上述和其它目的、特征以及優點將變得顯而易見。附圖說明圖1A示出了根據本專利技術第一實施例的電路襯底的平面圖；圖1B示出當 將半導體元件安裝到電路襯底時得到的主要部分的橫截面圖。圖2示出在用于將半導體元件安裝到電路襯底的過程的第一階段中 使用的主要部分的橫截面圖。圖3示出在用于將半導體元件安裝到電路襯底的過程的第二階段中 使用的主要部分的橫截面圖。圖4示出在用于將半導體元件安裝到電路襯底的過程的第三階段中 使用的主要部分的橫截面圖。圖5示出根據本專利技術的半導體器件的主要部分的橫截面圖。圖6A示出根據本專利技術第二實施例的電路襯底的平面圖；圖6B示出當將 半導體元件安裝到電路襯底時得到的主要部分的橫截面圖。圖7A示出根據本專利技術第三實施例的電路襯底的平面圖；圖7B示出當將半導體元件安裝到電路襯底時得到的主要部分的橫截面圖。圖8A示出根據本專利技術第四實施例的電路襯底的平面圖；圖8B示出當將半導體元件安裝到電路襯底時得到的主要部分的橫截面圖。圖9A示出根據本專利技術第五實施例的電路襯底的平面圖；圖9B示出當將半導體元件安裝到電路襯底時得到的主要部分的橫截面圖。具體實施方式下面參照附圖詳細描述本專利技術的各實施例。 第一實施例下面描述根據本專利技術第一實施例的電路襯底和結構，其中在該電路 襯底上安裝半導體元件以制造半導體器件。圖1A示出根據第一實施例的電路襯底100的結構，圖1B示出在電 路襯底100上以倒裝芯片方法(面朝下)安裝半導體元件21來制造半導 體器件200的情形。圖1B是對應于沿圖1A中的線A-A取得的橫截面圖。在圖1A中，在電路襯底100中由虛線圈起的矩形區域S表示當安 裝半導體元件21時，由半導體元件21占據的平面位置。以下，將矩形 區域S稱為元件安裝區S。在組成電路襯底100的絕緣基底部件10的表面上，將多個布線層 11選擇性地設置在元件安裝區S的四邊。在元件安裝區S中，在區域S的周界附近為多個布線層11提供寬電 極連接部分12。半導體元件21的電極連接至寬電極連接部分12。為了增加電路襯底IOO的布線密度，布線11的部分lla延伸至元件 安裝區S的中心附近，并通過用于層間連接的通孔13與形成于后表面或 絕緣基底部件10內部的布線層(未示出)電連接。布線層lla不是必須 以固定斜度或均勻密度延伸或布置在元件安裝區S中。在本實施例中，島形導電層14選擇性地設置在具有低布線層lla排 列密度的區域中并遠離布線層lla。島形導電層14通常比布線層11寬， 其形狀不具體規定。如果需要，島形導電層14電連接至電路襯底100的 接地電位部分。在如上所述現有技術的一些情況下，將島形導電層14稱 為虛擬圖案(日本未審査的專利申請公開No. 2006-32872)。在本實施例中，在島形導電層14的表面上設置絕緣樹脂層15。在 元件安裝區S的外部設置抗焊層16以覆蓋絕緣基底部件i本文檔來自技高網...

【技術保護點】
一種電路襯底，在該電路襯底上安裝半導體元件，該電路襯底包括：　　　　布線層，設置在該電路襯底表面上與該半導體元件相對的區域；　　　　導電層，設置在該電路襯底表面上與該半導體元件相對的區域且遠離該布線層；　　　　樹脂層，設置在該導電層上。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：西村隆雄，合葉和之，
申請(專利權)人：富士通株式會社，
類型：發明
國別省市：JP[]