【技術實現步驟摘要】
一種集成式硅基芯片及其制作方法、集成電路
[0001]本申請涉及半導體
，尤其涉及一種集成式硅基芯片及其制作方法、集成電路。
技術介紹
[0002]隨著通信技術的發展，射頻器件得到越來越廣泛的應用，包括基站、手機和其它各種智能終端設備，也包括Sub
?
6GHz頻段和毫米波頻段。其中裝置于各類無線通信終端系統的射頻前端，是實現整個無線通訊智能終端最前端的射頻信號接收與發射功能的核心系統，通常由功率發大器(PA)、濾波器(Filter)、低噪聲放大器(LNA)和射頻開關(RF Switch)等多個器件組合構成。追求低功耗、高性能、低成本是通信技術升級的主要驅動力，也是芯片設計研發的主要方向。射頻電路的技術升級主要依靠新設計、新工藝和新材料的結合，在5G及未來移動通信中，器件的小型化與集成化是主要的趨勢。
[0003]砷化鎵(GaAs)化合物半導體是無線通信系統射頻功率放大器的主要材料之一，由于其高電子遷移率，在制作微波器件和高速數字電路方面得到重要應用。用砷化鎵制成的半導體器件具有高頻、高溫、低溫性能好、噪聲小、抗輻射能力強等優點。用于制作異質結雙接型晶體管(GaAs HBT)和高電子遷移率晶體管(GaAs pHEMT),廣泛應用于移動電話、衛星通訊、微波點對點連線、雷達系統等設備系統。
[0004]目前，各種射頻前端芯片由不同廠家生產，或者由同一公司的不同產品線制作完成，然后在封裝階段集成到一個模塊提供給終端用戶，連接不同的芯片會增加裝配復雜性，還會提高芯片的尺寸和成本。>
技術實現思路
[0005]本申請的目的是提供一種集成式硅基芯片及其制作方法、集成電路，將基于硅的控制電路、砷化鎵高電子遷移率晶體管和匹配電路集成到一個芯片上。
[0006]本申請公開了一種集成式硅基芯片，包括：硅襯底、基于硅的控制電路、砷化鎵外延結構、砷化鎵高電子遷移率晶體管和匹配電路；所述硅襯底被劃分為硅器件區域和砷化鎵器件區域；基于硅的控制電路，設置在硅襯底上，對應設置在所述硅器件區域；砷化鎵外延結構，設置在硅襯底上，對應所述砷化鎵器件區域；砷化鎵高電子遷移率晶體管，設置在砷化鎵外延結構上；以及匹配電路，設置在砷化鎵外延結構上；所述基于硅的控制電路與所述砷化鎵高電子遷移率晶體管電連接；所述匹配電路與所述砷化鎵高電子遷移率晶體管電連接。
[0007]可選的，砷化鎵高電子遷移率晶體管包括：柵極、源極和漏極，設置在所述外延結構的上方；鈍化層，設置在所述柵極、源極和漏極的上方；第一金屬層，設置在所述鈍化層的上方，與所述源極和漏極相連；第二金屬層，與所述第一金屬層連接，且設置在所述第一金屬層的上方；所述匹配電路包括相連接的電感和電容，所述電感包括：電感繞線，設置在所述鈍化層的上方；以及電感端口，設置在所述電感繞線的上方，與所述電感繞線的端部連
接；所述電容包括：下電極，設置在所述鈍化層的上方；電容介質，設置在所述下電極上；以及上電極，設置在所述電容介質的上方；其中，所述第二金屬層與所述電感端口、所述上電極耦合；所述電感繞線、所述下電極與所述第一金屬層采用同一制成形成；所述電感端口、所述第二金屬層和上電極通過同一道制程形成。
[0008]可選的，所述第二金屬層與所述電感端口通過金屬導線相連或通過空氣橋耦合，所述電感端口與所述上電極通過金屬導線相連或通過空氣橋耦合。
[0009]可選的，所述鈍化層包括第一鈍化層和第二鈍化層；第一鈍化層設置在所述外延結構上；第二鈍化層設置在所述第一鈍化層上；所述源極、所述漏極和所述柵極分別貫穿所述第一鈍化層與所述外延結構連接；
[0010]所述第一金屬層設置在所述源極和漏極的上方，貫穿所述第二鈍化層，且分別與所述源極和漏極連接；所述砷化鎵高電子遷移率晶體管還包括金屬間電介質，設置在所述第二鈍化層上；所述第二金屬層設置在所述金屬間電介質的上方，貫穿所述金屬間電介質，且分別與所述第一金屬層連接；所述電感繞線設置在所述第二鈍化層上；
[0011]所述電感端口設置在所述金屬間電介質的上方，包括電感輸入電極和電感輸出電極，所述電感輸入電極與所述電感繞線的一端連接，所述電感輸出電極與所述電感繞線的另一端連接；所述下電極設置在所述第二鈍化層上；所述電容介質設置在所述下電極和金屬間電介質之間；以及所述上電極設置在所述金屬間電介質的上方，所述上電極包括電容輸入電極和電容輸出電極，所述電容輸入電極貫穿所述金屬間電介質和電容介質，與所述下電極連接；所述電容輸出電極貫穿所述金屬間電介質，與所述電容介質連接；其中，所述電感輸入電極與所述漏極上方的第二金屬層通過金屬導線相連或通過空氣橋連接，所述電感輸出電極與所述電容輸入電極通過金屬導線相連或通過空氣橋連接。
[0012]可選的，所述匹配電路包括輸入匹配電路和輸出匹配電路；輸入信號通過所述輸入匹配電路傳至所述砷化鎵高電子遷移率晶體管；從所述輸出匹配電路輸出。
[0013]可選的，所述基于硅的控制電路包括：N型MOS管和P型MOS 管；所述N型MOS管的源極連接至P型MOS管的漏極。
[0014]可選的，所述砷化鎵外延結構包括：緩沖層，設置在硅襯底上；超晶格層，設置在所述緩沖層上；第一隔離層，設置在所述超晶格層；溝道層，設置在所述第一隔離層；第二隔離層，設置在所述溝道層上；勢壘層，設置在所述第二隔離層上；蓋帽層，設置在所述勢壘層上。
[0015]本申請還公開了一種集成式硅基芯片的制作方法，包括步驟：
[0016]在晶圓上劃分硅器件區域和砷化鎵器件區域；
[0017]在硅襯底對應砷化鎵器件區域上形成砷化鎵外延結構；
[0018]在砷化鎵外延結構上形成砷化鎵高電子遷移率晶體管和匹配電路；
[0019]在硅襯底對應硅器件區域形成基于硅的控制電路；
[0020]形成所述基于砷化鎵高電子遷移率晶體管、所述匹配電路和所述基于硅的控制電路之間的金屬互連層。
[0021]可選的，所述在砷化鎵外延結構上形成砷化鎵高電子遷移率晶體管和匹配電路的步驟中包括步驟：
[0022]在所述外延結構上制作砷化鎵高電子遷移率晶體管中的源極、漏極、柵極和鈍化
層；
[0023]在所述鈍化層上同步形成砷化鎵高電子遷移率晶體管中的第一金屬層、電感中的電感繞線和電容中的下電極；以及
[0024]同步形成砷化鎵高電子遷移率晶體管中的第二金屬層、電感中的電感端口和電容中的上電極；
[0025]其中，所述第二金屬層與所述第一金屬層連接，所述電感端口與所述電感繞線的端部連接；所述第二金屬層與所述電感端口、所述上電極耦合；
[0026]所述匹配電路包括電感和電容。
[0027]本申請還公開了一種集成電路，包括晶圓和上述的集成式硅基芯片，所述集成式硅基芯片設置在所述晶圓上。
[0028]相對于示例性將基于GaAs的器件(如半導體或光電芯片等砷化鎵器件)與基于Si的器件(如控制或驅動芯片等硅器件)是分別制作完成的技術方案來說，本申請提出將砷化鎵本文檔來自技高網...
【技術保護點】
【技術特征摘要】
1.一種集成式硅基芯片，其特征在于，包括：硅襯底，所述硅襯底被劃分為硅器件區域和砷化鎵器件區域；基于硅的控制電路，設置在所述硅襯底上，對應設置在所述硅器件區域；砷化鎵外延結構，設置在所述硅襯底上，對應所述砷化鎵器件區域；砷化鎵高電子遷移率晶體管，設置在所述砷化鎵外延結構上；以及匹配電路，設置在所述砷化鎵外延結構上；所述基于硅的控制電路與所述砷化鎵高電子遷移率晶體管電連接；所述匹配電路與所述砷化鎵高電子遷移率晶體管電連接。2.根據權利要求1所述的一種集成式硅基芯片，其特征在于，砷化鎵高電子遷移率晶體管包括：柵極、源極和漏極，設置在所述外延結構的上方；鈍化層，設置在所述柵極、所述源極和所述漏極的上方；第一金屬層，設置在所述鈍化層的上方，與所述源極和所述漏極相連；第二金屬層，與所述第一金屬層連接，且設置在所述第一金屬層的上方；所述匹配電路包括相連接的電感和電容，所述電感包括：電感繞線，設置在所述鈍化層的上方；以及電感端口，設置在所述電感繞線的上方，與所述電感繞線的端部連接；所述電容包括：下電極，設置在所述鈍化層的上方；電容介質，設置在所述下電極上；以及上電極，設置在所述電容介質的上方；其中，所述第二金屬層與所述電感端口、所述上電極耦合；所述電感繞線、所述下電極與所述第一金屬層采用同一制成形成；所述電感端口、所述第二金屬層和所述上電極通過同一道制程形成。3.根據權利要求2所述的一種集成式硅基芯片，其特征在于，所述第二金屬層與所述電感端口通過金屬導線相連或通過空氣橋耦合，所述電感端口與所述上電極通過金屬導線相連或通過空氣橋耦合。4.根據權利要求2所述的一種集成式硅基芯片，其特征在于，所述鈍化層包括第一鈍化層和第二鈍化層；所述第一鈍化層設置在所述外延結構上；所述第二鈍化層設置在所述第一鈍化層上；所述源極、所述漏極和所述柵極分別貫穿所述第一鈍化層與所述外延結構連接；所述第一金屬層設置在所述源極和所述漏極的上方，貫穿所述第二鈍化層，且分別與所述源極和所述漏極連接；所述砷化鎵高電子遷移率晶體管還包括金屬間電介質，設置在所述第二鈍化層上；所述第二金屬層設置在所述金屬間電介質的上方，貫穿所述金屬間電介質，且分別與所述第一金屬層連接；所述電感繞線設置在所述第二鈍化層上；所述電感端口設置在所述金屬間電介質的上方，包括電感輸入電極和電感輸出電極，所述電感輸入電極與所述電感繞線的一端連接，所述電感輸出電極與所述電感繞線的另一
端連接；所述下電極設置在所述第二鈍化層上；所述電容介質設...
【專利技術屬性】
技術研發人員：樊永輝，許明偉，樊曉兵，
申請(專利權)人：深圳市匯芯通信技術有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。