保持存儲器相干性的交換系統(tǒng)處理器的雙工結(jié)構(gòu)和方法技術(shù)方案

一種用于保持存儲器相干性的交換系統(tǒng)處理器的雙工結(jié)構(gòu)和方法，其中并行地讀取有效存儲器和備用存儲器的數(shù)據(jù)。利用硬件比較并行讀取的數(shù)據(jù)。在雙工結(jié)構(gòu)中，設(shè)置相應(yīng)于并行讀取操作的地址并因此提供一條路徑。當將有效存儲器和備用存儲器的地址進行比較時，對它們同時訪問和比較以同時進行判斷。因此，減少了操作所需的時間。按照由硬件加載的終止類型可以識別該結(jié)果而不必依靠使用ＣＰＵ根據(jù)軟件的一系列程序操作來比較這兩個數(shù)據(jù)。（*該技術(shù)在2020年保護過期，可自由使用*）

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)涉及交換系統(tǒng)，特別是涉及交換系統(tǒng)中的雙工處理器及其方法。通常，交換系統(tǒng)包括多個處理器，其對于在實時基礎(chǔ)上處理數(shù)據(jù)來說是必需的，而且由雙工通道管理以便即使當故障發(fā)生時可以防止數(shù)據(jù)處理中的中斷。通常通過兩個具有相同構(gòu)造的處理器板之間的底板形成雙工通道。當一個處理器以有效模式工作時另一個處理器以備用模式工作。當在該有效模式處理器處發(fā)生干擾時，則將備用模式處理器轉(zhuǎn)換為有效模式以便繼續(xù)執(zhí)行數(shù)據(jù)處理。因為以雙工方式切換處理器，所以為了使備用處理器的CPU繼續(xù)執(zhí)行它的正常操作，兩個處理器的存儲器應(yīng)該彼此相同。為了這個目的，當有效處理器的CPU在它的存儲器上執(zhí)行一個數(shù)據(jù)寫操作時，而且該數(shù)據(jù)是一個要并行地寫入備用處理器的存儲器的數(shù)據(jù)時，它執(zhí)行并行寫操作。因此，相同的數(shù)據(jù)被寫入有效處理器的存儲器和備用處理器的存儲器的相同的地址。為了識別并行寫操作是否順利地執(zhí)行，有效處理器的CPU周期性地比較兩個處理器的兩個存儲器，從而保持有效處理器和備用處理器的存儲器的相干性。現(xiàn)在將參考附圖說明圖1來描述
技術(shù)介紹
的雙工處理器的操作。交換系統(tǒng)的雙工處理器包括通過一條雙工總線而彼此連接的有效處理器10和備用處理器20。有效處理器10和備用處理器20分別包括CPU 11和21、存儲器12和22、并行寫邏輯單元13和23以及備用讀邏輯單元14和24。有效處理器10的CPU 11執(zhí)行三種操作(1)自讀和寫操作，用于只讀取或者寫入它自己的存儲器(有效存儲器12)；(2)并行寫操作，用于在將數(shù)據(jù)寫入有效存儲器12的同時又將相同的數(shù)據(jù)寫入備用處理器的存儲器(備用存儲器22)；和(3)備用讀操作，用于讀取備用存儲器22的相應(yīng)的任意地址的數(shù)據(jù)以便將它與寫入有效存儲器12的該任意地址的數(shù)據(jù)進行比較來檢查并行寫操作是否正確執(zhí)行。該三個操作由軟件和硬件之間的協(xié)議分擔(dān)。例如，關(guān)于68XXX處理器系列中的‘68000/68020/68030’型號CPU，按照地址字段值的類別來執(zhí)行這三個操作，并按照地址字段值來驅(qū)動該硬件的邏輯。而對于‘68040/68060’，由CPU的UPA0/UPA1(UPA用戶頁面屬性)執(zhí)行這三個操作。例如，假設(shè)128兆字節(jié)存儲器，CPU的操作如下面的表1所示 在這種方式中，當按照地址字段值的設(shè)置或者根據(jù)軟件先前確定的UPA比特值表示CPU 11的操作狀態(tài)時，則硬件將驅(qū)動適合于該操作的邏輯。當從CPU 11加載相應(yīng)于表1的‘(2)并行寫’操作的地址字段值或者UPA比特值時，并行寫邏輯單元13通過雙工總線訪問備用處理器的存儲器22并將相同的數(shù)據(jù)寫入兩個存儲器12和22。當從CPU 11加載相應(yīng)于表1的‘(3)備用讀’操作的地址字段值或者UPA比特值時，該備用讀邏輯單元14通過雙工總線訪問備用處理器的存儲器22并讀取存儲器22的數(shù)據(jù)以便將其傳送到CPU 11。下面將描述
技術(shù)介紹
的雙工處理器的這三個操作。1．自讀和寫操作當期望由CPU 11讀取寫入有效存儲器12的數(shù)據(jù)時，以及當期望該數(shù)據(jù)只寫在有效存儲器12中時，執(zhí)行這個操作。即，因為該數(shù)據(jù)將不影響CPU 21的操作，所以寫入存儲器12的數(shù)據(jù)不寫入備用存儲器22。首先，CPU 11設(shè)置一個相應(yīng)于表1的‘(1)自讀和寫’操作的地址字段值或UPA比特值并選擇期望讀取或?qū)懭氲牡刂贰２或?qū)動相應(yīng)于雙工邏輯的單元13和14，而僅僅訪問相應(yīng)的有效存儲器12。因此，讀取或?qū)懭朐撓鄳?yīng)的地址的數(shù)據(jù)。2．并行寫操作當期望由CPU 11將數(shù)據(jù)并行寫入有效存儲器12和備用存儲器22時執(zhí)行這個操作。首先，CPU 11設(shè)置一個相應(yīng)于表1的‘(2)并行寫’操作的地址字段值或UPA比特值并輸出要寫入的數(shù)據(jù)和它的地址。其后，將數(shù)據(jù)寫入有效存儲器12的相應(yīng)地址，并同時驅(qū)動并行寫邏輯單元13。該并行寫驅(qū)動單元13通過雙工總線訪問備用處理器的存儲器22并傳送與傳送給有效存儲器12的數(shù)據(jù)相同的數(shù)據(jù)。因此，將與寫入有效存儲器12的數(shù)據(jù)相同的數(shù)據(jù)寫入備用存儲器22的相應(yīng)的地址。3．存儲器相干性保持操作執(zhí)行這個操作是為了周期性地識別利用有效處理器10的CPU 11是否將相同的數(shù)據(jù)寫入有效存儲器12和備用存儲器22。存儲器相干性使備用處理器20的CPU 21在雙工切換的情況下能夠繼續(xù)執(zhí)行先前的有效處理器的操作。首先，訪問有效存儲器12并將寫入存儲器12相應(yīng)地址的數(shù)據(jù)加載到CPU 11。其后，當CPU 11選擇相應(yīng)于表1的‘(3)備用讀取’操作的地址字段值或UPA比特值和如上的相同地址時，備用讀邏輯單元14被驅(qū)動。備用讀邏輯單元14通過雙工總線訪問備用處理器的存儲器22，讀取存儲器22的相應(yīng)地址的數(shù)據(jù)并將其傳送到CPU 11。其后，CPU 11把從有效存儲器12讀取的數(shù)據(jù)和從備用存儲器22讀取的數(shù)據(jù)進行比較。如果兩個數(shù)據(jù)完全相同，則CPU 11反復(fù)地執(zhí)行上面的過程從而比較下一個地址的數(shù)據(jù)。同時，在這樣比較之后，如果存儲器12和22的兩個數(shù)據(jù)不完全相同，則CPU 11相應(yīng)于表1的‘(2)并行寫’操作來設(shè)置該不一致地址的字段值或UPA比特值。因此，驅(qū)動并行寫邏輯單元13以便通過雙工總線將有效存儲器12的預(yù)定地址的數(shù)據(jù)傳送到備用存儲器22。以這種方式，把與寫入有效存儲器12的數(shù)據(jù)相同的數(shù)據(jù)寫入與備用存儲器22的不一致發(fā)生之處相應(yīng)的地址。圖2A和2B表示雙工處理器的存儲器相干性保持操作的例子的時序圖。圖2A表示兩個存儲器是完全相同的情況，而圖2B表示兩個存儲器不相同的情況。參見圖2A和2B，在CPU 11比較具體地址(即，′0x1000′)的數(shù)據(jù)的情況下，它設(shè)置地址為′0x1000′以便表示自讀操作并訪問有效存儲器12以便讀取相應(yīng)的地址值。其后，CPU 11將地址設(shè)置為′0x40001000′以便表示備用讀操作，并驅(qū)動備用讀邏輯單元14以便接收備用存儲器22的相應(yīng)地址值。CPU 11把從兩個存儲器12和22中讀取的數(shù)據(jù)進行比較。如圖2A所示，如果讀取的兩個數(shù)據(jù)相等(即，′0x0123′)，則它設(shè)置下一個被比較的地址。(即，′0x1004′)。然后CPU 11反復(fù)地執(zhí)行上述相同的處理過程。同時，如圖2B所示，如果讀取的兩個數(shù)據(jù)不相等(即，′0x0123′和′0x012F′)，則CPU 11再次讀取有效存儲器12的相應(yīng)地址′0x1000′的數(shù)據(jù)′0x0123′，然后驅(qū)動并行寫邏輯單元13以便并行地將數(shù)據(jù)′0x0123′寫入有效存儲器12和備用存儲器22。其后，CPU 11使用如上所述的相同過程執(zhí)行下一個地址(即，′0x1004′)的比較操作。因此，通過讀取有效存儲器的數(shù)據(jù)、讀取備用存儲器的數(shù)據(jù)、比較這兩個數(shù)據(jù)以及根據(jù)該比較結(jié)果執(zhí)行并行寫操作來執(zhí)行
技術(shù)介紹
的雙工處理器中的用于保持存儲器相干性的過程。如上所述，
技術(shù)介紹
的雙工處理器具有許多的缺點。有效處理器的CPU通過連續(xù)地改變執(zhí)行每個操作所需的地址值來執(zhí)行每個步驟并依靠軟件將數(shù)據(jù)進行比較，其導(dǎo)致操作的冗長的時間并增加了CPU的負荷。因此，由于檢驗時間的限制和CPU負荷的局限，在處理器實際上處于使用中(即，處理實際的用戶呼叫，或計費)的同時，執(zhí)行這樣的檢驗功能是很難的。因此，處理器的可靠性降低。通過在此處對于附加的或者選擇性的細節(jié)、特點和/或技術(shù)背景的適當?shù)恼f明來結(jié)合上面的參考。本專利技術(shù)的一個本文檔來自技高網(wǎng)...

【技術(shù)保護點】
在各自適于以有效模式和備用模式操作的兩個處理器之間具有雙工通道的一種交換系統(tǒng)，每個處理器包含： 存儲器； ＣＰＵ，其產(chǎn)生用于并行讀取將要比較的選定的存儲器地址的控制信號； 并行讀邏輯單元，其響應(yīng)于ＣＰＵ的控制信號并行訪問有效處理器和備用處理器的存儲器并從存儲器中選定的地址讀取數(shù)據(jù)； 比較器，其將來自兩個處理器的存儲器的選定地址的兩個數(shù)據(jù)進行比較；以及 并行讀終止發(fā)生器，其根據(jù)比較器的比較結(jié)果產(chǎn)生規(guī)定的終止信號。

【技術(shù)特征摘要】
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：金寅澈，
申請(專利權(quán))人：LG情報通信株式會社，
類型：發(fā)明
國別省市：KR[韓國]