電磁屏蔽封裝結構及電子組件制造技術

本實用新型專利技術公開一種電磁屏蔽封裝結構及電子組件。所述電磁屏蔽封裝結構包含一載板、安裝于所述載板的至少一個芯片、形成于所述載板且埋置至少一個所述芯片的一封裝體、形成于所述封裝體外表面的一電磁屏蔽層及一絕緣層。所述電磁屏蔽層的底緣切齊于所述載板的底面。所述絕緣層包含有一噴涂覆蓋部及一毛細滲透部。所述噴涂覆蓋部形成于所述電磁屏蔽層的至少部分外表面。所述毛細滲透部自所述噴涂覆蓋部的底端通過毛細現象朝所述載板的所述底面延伸所形成，并且所述毛細滲透部覆蓋所述電磁屏蔽層的所述底緣。據此，所述電磁屏蔽封裝結構能以所述毛細滲透部來覆蓋所述電磁屏蔽層的底緣，進而避免所述電磁屏蔽層與其他構件產生短路。生短路。生短路。

【技術實現步驟摘要】
電磁屏蔽封裝結構及電子組件


[0001]本技術涉及一種封裝結構，尤其涉及一種電磁屏蔽封裝結構及電子組件。

技術介紹

[0002]現有封裝結構于倒裝芯片(flip chip)焊接至一電路板時，由于現有封裝結構的導電部與電磁屏蔽層之間的距離過于相近，因而容易因為焊料而導致上述導電部與電磁屏蔽層連通而產生短路。于是，本技術人認為上述缺陷可改善，乃特潛心研究并配合科學原理的運用，終于提出一種合理且有效改善上述缺陷的本技術。

技術實現思路

[0003]本技術實施例的目的在于提供一種電磁屏蔽封裝結構及電子組件，能有效地改善現有封裝結構所可能產生的缺陷。
[0004]本技術實施例公開一種電子組件，其包括：一電磁屏蔽封裝結構，包含：一載板，包含有位于相反側的一第一板面與一第二板面及相連于第一板面與第二板面的一環側緣；其中，第二板面配置有多個導電部；至少一個芯片，安裝于載板的第一板面上，并且至少一個芯片電性耦接于至少一個導電部；一封裝體，形成于載板的第一板面且埋置至少一個芯片；一電磁屏蔽層，形成于載板的環側緣及封裝體的外表面，并且電磁屏蔽層的底緣切齊于載板的第二板面；及一絕緣層，包含有：一噴涂覆蓋部，形成于電磁屏蔽層的至少部分外表面；及一毛細滲透部，自噴涂覆蓋部的底端通過毛細現象朝第二板面延伸所形成，并且毛細滲透部覆蓋電磁屏蔽層的底緣；一電路板，形成有多個連接墊；其中，電磁屏蔽封裝結構的多個導電部分別位于多個連接墊上，并且毛細滲透部位于多個連接墊上；以及多個焊接體，連接電磁屏蔽封裝結構與電路板，并且每個導電部與相對應的連接墊以一個焊接體相連接；其中，電磁屏蔽層通過毛細滲透部而與任一個焊接體隔開。
[0005]優選地，每個焊接體包含有：一連接部，連接于相對應導電部與連接墊之間；一延伸部，自連接部延伸而形成，并且延伸部連接于相對應連接墊與毛細滲透部之間；及一攀爬部，自延伸部延伸而形成，并且攀爬部連接于相對應連接墊及部分噴涂覆蓋部。
[0006]優選地，電磁屏蔽層的外表面包含有一頂面及相連于頂面與底緣的一環側面，并且噴涂覆蓋部形成于電磁屏蔽層的環側面。
[0007]優選地，噴涂覆蓋部形成于電磁屏蔽層的整個外表面。
[0008]優選地，毛細滲透部的內邊緣呈不規則狀且位于電磁屏蔽層的底緣的內側、并位于多個導電部的外側。
[0009]優選地，毛細滲透部的厚度小于噴涂覆蓋部的厚度。
[0010]優選地，電磁屏蔽層進一步限定為厚度介于3微米～5微米的一納米金屬層。
[0011]本技術實施例也公開一種電磁屏蔽封裝結構，其包括：一載板，包含有位于相反側的一第一板面與一第二板面及相連于第一板面與第二板面的一環側緣；至少一個芯片，安裝于載板的第一板面上；一封裝體，形成于載板的第一板面且埋置至少一個芯片；一
電磁屏蔽層，形成于載板的環側緣及封裝體的外表面，并且電磁屏蔽層的底緣切齊于載板的第二板面；以及一絕緣層，包含有：一噴涂覆蓋部，形成于電磁屏蔽層的至少部分外表面；及一毛細滲透部，自噴涂覆蓋部的底端通過毛細現象朝第二板面延伸所形成，并且毛細滲透部覆蓋電磁屏蔽層的底緣。
[0012]優選地，載板的第二板面配置有多個導電部，并且至少一個芯片電性耦接于至少一個導電部；其中，毛細滲透部的內邊緣呈不規則狀且位于電磁屏蔽層的底緣的內側、并位于多個導電部的外側。
[0013]優選地，電磁屏蔽層進一步限定為厚度介于3微米～5微米的一納米金屬層，噴涂覆蓋部形成于電磁屏蔽層的整個外表面，并且毛細滲透部的厚度小于噴涂覆蓋部的厚度。
[0014]綜上所述，本技術實施例所公開的電磁屏蔽封裝結構及電子組件，其能夠以所述絕緣層的所述毛細滲透部來覆蓋所述電磁屏蔽層的所述底緣，進而避免所述電磁屏蔽層的所述底緣與其他構件(如：所述導電部)產生短路。
[0015]為能更進一步了解本技術的特征及
技術實現思路
，請參閱以下有關本技術的詳細說明與附圖，但是此等說明與附圖僅用來說明本技術，而非對本技術的保護范圍作任何的限制。
附圖說明
[0016]圖1為本技術實施例一的電磁屏蔽封裝結構的制造方法的步驟流程圖。
[0017]圖2為圖1中的前置步驟的示意圖。
[0018]圖3為圖1中的第一涂布步驟的示意圖。
[0019]圖4為圖1中的第二涂布步驟的示意圖。
[0020]圖5為圖1中的滲透包覆步驟的示意圖。
[0021]圖6為圖5中的區域VI的放大示意圖。
[0022]圖7為本技術實施例一的電磁屏蔽封裝結構的仰視示意圖。
[0023]圖8為本技術實施例二的電磁屏蔽封裝結構的剖視示意圖。
[0024]圖9為本技術實施例三的電磁屏蔽封裝結構的剖視示意圖。
[0025]圖10為圖9中的區域X的放大示意圖。
具體實施方式
[0026]以下是通過特定的具體實施例來說明本技術所公開有關“電磁屏蔽封裝結構及電子組件”的實施方式，本領域技術人員可由本說明書所公開的內容了解本技術的優點與效果。本技術可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基于不同觀點與應用，在不悖離本技術的構思下進行各種修改與變更。另外，本技術的附圖僅為簡單示意說明，并非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本技術的相關
技術實現思路
，但所公開的內容并非用以限制本技術的保護范圍。
[0027]應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種組件或者信號，但這些組件或者信號不應受這些術語的限制。這些術語主要是用以區分一組件與另一組件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實
際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[0028][實施例一][0029]請參閱圖1至圖7所示，其為本技術的實施例一。本實施例公開一種電磁屏蔽封裝結構100及其制造方法，而為便于理解，以下將先介紹所述電磁屏蔽封裝結構100的制造方法，而后再說明所述電磁屏蔽封裝結構100于本實施例中的具體構造。
[0030]所述電磁屏蔽封裝結構100的制造方法于本實施中依序包含有一前置步驟S110、一第一涂布步驟S120、一第二涂布步驟S130及一滲透包覆步驟S140。以下將依序介紹各個步驟S110～S140的具體實施方式，但本技術不以此為限。舉例來說，在本技術未示出的其他實施例中，上述任一個步驟S110～S140也可依據技術需求而加以調整變化。
[0031]所述前置步驟S110：如圖1和圖2所示，提供一芯片級封裝結構10。其中，所述芯片級封裝結構10可以包含有一載板1、安裝于所述載板1的至少一個芯片2與至少一個被動組件3及形成于所述載板1的一封裝體4。更詳細地說，所述載板1呈平坦狀且包含有位于相反側(且相互平行)的一第一板面11與一第二板面12及相連于所述第一板面11本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種電子組件，其特征在于，所述電子組件包括：一電磁屏蔽封裝結構，包含：一載板，包含有位于相反側的一第一板面與一第二板面及相連于所述第一板面與所述第二板面的一環側緣；其中，所述第二板面配置有多個導電部；至少一個芯片，安裝于所述載板的所述第一板面上，并且至少一個所述芯片電性耦接于至少一個所述導電部；一封裝體，形成于所述載板的所述第一板面且埋置至少一個所述芯片；一電磁屏蔽層，形成于所述載板的所述環側緣及所述封裝體的外表面，并且所述電磁屏蔽層的底緣切齊于所述載板的所述第二板面；及一絕緣層，包含有：一噴涂覆蓋部，形成于所述電磁屏蔽層的至少部分外表面；及一毛細滲透部，自所述噴涂覆蓋部的底端通過毛細現象朝所述第二板面延伸所形成，并且所述毛細滲透部覆蓋所述電磁屏蔽層的所述底緣；一電路板，形成有多個連接墊；其中，所述電磁屏蔽封裝結構的多個所述導電部分別位于多個所述連接墊上，并且所述毛細滲透部位于多個所述連接墊上；以及多個焊接體，連接所述電磁屏蔽封裝結構與所述電路板，并且每個所述導電部與相對應的所述連接墊以一個所述焊接體相連接；其中，所述電磁屏蔽層通過所述毛細滲透部而與任一個所述焊接體隔開。2.依據權利要求1所述的電子組件，其特征在于，每個所述焊接體包含有：一連接部，連接于相對應所述導電部與所述連接墊之間；一延伸部，自所述連接部延伸而形成，并且所述延伸部連接于相對應所述連接墊與所述毛細滲透部之間；及一攀爬部，自所述延伸部延伸而形成，并且所述攀爬部連接于相對應所述連接墊及部分所述噴涂覆蓋部。3.依據權利要求1所述的電子組件，其特征在于，所述電磁屏蔽層的所述外表面包含有一頂面及相連于所述頂面與所述底緣的一環側面，并且所述噴涂覆蓋部形成于所述電磁屏蔽層的所述環側面。4.依據權利要求1所述的電...

【專利技術屬性】
技術研發人員：廖志豪，吳書翰，黃馨葉，
申請(專利權)人：纮華電子科技上海有限公司，
類型：新型
國別省市：