金屬鑲嵌的制造方法技術

一種金屬鑲嵌的制造方法，該制造方法至少包括下列步驟：　　　　于一基礎層上方依序沉積一蝕刻終止層與一介電層；　　　　于該介電層與該蝕刻終止層中形成一開孔；　　　　其特征在于：該方法還包括以下步驟：　　　　于該介電層表面與該開孔側邊及底部沉積一碳化硅層；以及　　　　于該開孔中形成一金屬層。（*該技術在2023年保護過期，可自由使用*）

【技術實現步驟摘要】

本專利技術涉及一種金屬鑲嵌(metal damascene)的制造方法及其結構，特別是涉及一種應用于半導體組件內聯機(interconnect)中的金屬鑲嵌的制造方法及其結構。
技術介紹
半導體產品通過金屬導線連接至半導體組件，通過施加電壓而控制每一半導體組件的作動狀態。傳統上，以金屬鑲嵌做為金屬導線，請參照圖1A至圖1D，其為現有技術制作金屬鑲嵌的剖面結構流程示意圖。首先，如圖1A所示，于一半導體基礎層10上方依序形成有一蝕刻終止層11、一介電層12與一介電材料抗反射層13。圖1B中，利用微影制程與蝕刻技術，于介電材料抗反射層13、介電層12與蝕刻終止層11中形成一開孔14。圖1C中，于介電材料抗反射層13表面與開孔14側邊及底部沉積一阻障層15，阻障層15較常使用的材料為氮化鉭。然后，于阻障層15表面與開孔14中沉積一金屬層16，金屬層16較常使用的材料為銅。如圖1D所示，再進行化學機械研磨，而停止于介電層12，則完成金屬鑲嵌的制作。然而，如圖2所示，其為圖1D中區域17的放大圖，為了提高半導體產品效能，當介電層12使用多孔性的低介電常數材料(例如多孔性SiLK、Aerogel或Xerogel)時，多孔性低介電常數材料的介電層12的結構特性使得經過蝕刻后形成的開孔14的側邊并非為一平坦的表面，致使后續沉積的阻障層15厚度無法均勻一致，阻障層15厚度較薄的區域18無法完全避免金屬層16擴散至介電層12，不僅產生漏電流，且縮短與組件可靠度相關的時依性介電崩潰(time-dependent dielectric breakdown，TDDB)時間與劣化偏壓溫度沖擊(bias temperature stress，BTS)性能。
技術實現思路
本專利技術的目的在于提供一種金屬鑲嵌的制作方法及其結構，避免半導體組件造成漏電流。本專利技術的另一目的在于提供一種金屬鑲嵌的制作方法及其結構，用來維持時依性介電崩潰時間。本專利技術的又一目的在于提供一種金屬鑲嵌的制作方法及其結構，用來改善偏壓溫度沖擊性能。本專利技術的再一目的在于提供一種金屬鑲嵌的制作方法及其結構，用來提高半導體產品的產能。根據上述目的，本專利技術提供一種金屬鑲嵌的制造方法，此制造方法先于一基礎層上方依序沉積一蝕刻終止層與一介電層，然后于介電層與蝕刻終止層中形成一開孔，再于介電層表面與開孔側邊及底部沉積一碳化硅層，最后于開孔中形成一金屬層。本專利技術還提供一種金屬鑲嵌的結構，此結構包括有一基礎層，一位于基礎層上方的蝕刻終止層，一位于蝕刻終止層上方的介電層，一位于介電層與蝕刻終止層中的開孔，一位于介電層表面與開孔側邊及底部的碳化硅層，以及一位于開孔中的金屬層。上述金屬層的材料可以為銅，介電層為多孔性的低介電常數介電層(例如多孔性SiLK、Aerogel或Xerogel)，且較佳碳化硅層的厚度為介于100～200。本專利技術的有益效果在于該碳化硅層可避免金屬層擴散至介電層，從而降低漏電流，并能提高與組件可靠度相關的時依性介電崩潰時間與改善偏壓溫度沖擊性能。附圖說明圖1A至圖1D是現有技術制作金屬鑲嵌的剖面結構流程示意圖；圖2是圖1D中區域17的放大圖；以及圖3A至圖3E是本專利技術制作金屬鑲嵌的剖面結構流程示意圖。具體實施例方式請參照圖3A至圖3E，其為本專利技術制作金屬鑲嵌的剖面結構流程示意圖。首先，如圖3A所示，于一半導體基礎層30上方依序沉積有一蝕刻終止層31、一介電層32與一有機抗反射層33。其中，蝕刻終止層31的材料可以為氮化硅或碳化硅，較佳者，蝕刻終止層31的厚度為400。本專利技術的介電層32的材料可以為多孔性的低介電常數介電層，例如多孔性SiLK、Aerogel或Xerogel，尤其對于使用多孔性的低介電常數介電層而言，本專利技術技術能克服前述現有的缺陷。其中，有機抗反射層33用來避免曝光時光線反射致使分辨率下降，當然，本專利技術也不是絕對必要沉積有機抗反射層。圖3B中，于有機抗反射層33、介電層32與蝕刻終止層31中形成一開孔34。其中，形成開孔34可以先沉積一光阻層(圖未示)于有機抗反射層33上方，再以微影制程定義光阻層圖案，然后以圖案化光阻層為罩幕進行蝕刻，而停止于蝕刻終止層31。最后，再以圖案化光阻層為罩幕進行蝕刻，而停止于基礎層30。圖3C中，加熱移除有機抗反射層33，例如可于一化學氣相沉積機臺中加熱移除有機抗反射層33。圖3D中，于介電層32表面與開孔34側邊及底部沉積一碳化硅層35，再于碳化硅層35表面與開孔34中沉積一金屬層36。其中，以化學氣相沉積方式沉積碳化硅層35(可以與前述加熱移除有機抗反射層33的同一化學氣相沉積機臺中進行沉積碳化硅層35)，較佳者，碳化硅層的厚度為介于100～200。其中，沉積金屬層36可以先于碳化硅層35表面與開孔34側邊及底部沉積一鉭層(圖未示)，用來增加附著力，再通過濺鍍方式于鉭層表面與開孔34側邊及底部形成有金屬層36的沉積晶種，然后進行電化學電鍍，于鉭層表面與開孔34側邊及底部沉積金屬層36。其中，金屬層36的材料可以為銅或其它導電性良好且沉積與蝕刻容易的材料。最后，如圖3E所示，再化學機械研磨金屬層36而停止于碳化硅層35，則完成金屬鑲嵌的制作。本專利技術以碳化硅層取代現有技術中的阻障層，碳化硅層的沉積能力優于現有技術中的阻障層，從而降低漏電流，并能提高與半導體組件可靠度相關的時依性介電崩潰時間與改善偏壓溫度沖擊性能。另外，本專利技術(圖3E)并無研磨移除碳化硅層35，保留碳化硅層35也得以降低漏電流，而現有技術(圖1D)必須研磨移除部分阻障層15，且又得研磨移除介電材料抗反射層13。本專利技術的有機抗反射層通過加熱即可移除，并非絕對必要通過研磨移除，因此本專利技術可以將加熱移除有機抗反射層33(圖3C)與沉積碳化硅層35(圖3D)于同一化學氣相沉積機臺中進行，因此，本專利技術于制作金屬鑲嵌上更能減少制程時間，提高產能。本文檔來自技高網...

【技術保護點】

【技術特征摘要】
1.一種金屬鑲嵌的制造方法，該制造方法至少包括下列步驟于一基礎層上方依序沉積一蝕刻終止層與一介電層；于該介電層與該蝕刻終止層中形成一開孔；其特征在于該方法還包括以下步驟于該介電層表面與該開孔側邊及底部沉積一碳化硅層；以及于該開孔中形成一金屬層。2.根據權利要求1所述的金屬鑲嵌的制造方法，其特征在于該金屬層的材料為銅。3.根據權利要求1所述的金屬鑲嵌的制造方法，其特征在于該蝕刻終止層的材料選自氮化硅與碳化硅之一。4.根據權利要求1所述的金屬鑲嵌的制造方法，其特征在于該蝕刻終止層的厚度為400。5.根據權利要求1所述的金屬鑲嵌的制造方法，其特征在于該介電層的材料為低介電常數介電層。6.根據權利要求5所述的金屬鑲嵌的制造方法，其特征在于該低介電常數介電層為多孔性的低介電常數介電層。7.根據權利要求6所述的金屬鑲嵌的制造方法，其特征在于該多孔性的低介電常數介電層選自多孔性SiLK、Aerogel、Xerogel群組之一。8.根據權利要求1所述的金屬鑲嵌的制造方法，其特征在于于沉積該介電層于該基礎層上方之后更包括沉積一有機抗反射層于該介電層上方的步驟。9.根據權利要求8所述的金屬鑲嵌的制造方法，其特征在于其中形成該開孔至少包括下列步驟沉積一光阻層于該有機抗反射層上方；以微影制程定義該光阻層圖案；以該圖案化光阻層為罩幕，進行蝕刻，而停止于該蝕刻終止層；以及以該圖案化光阻層為罩幕，進行蝕刻，而停止于該基礎層。10.根據權利要求9所述的金屬鑲嵌的制造方法，其特征在于形成該開孔之后更包括一加熱移除該有機抗反射層的步驟。11.根據權利要求1所述的金屬鑲嵌的制造方法，其特征在于該碳化硅層的厚度為介于100～200。12.根據權利要求1所述的金屬鑲嵌的制造方法，其特征在于于該開孔中形成該金屬層至少包括下列步驟于該碳化硅層表面與該開孔中沉積該金屬層；以及化學機械研磨該金屬層而停止于該碳化硅層。13.根據權利要求12所述的金屬鑲嵌的制造方法，其特征在于于該碳化硅層表面與該開孔中沉積該金屬層至少包括下列步驟于該碳化硅層表面與該開孔側邊及底部沉積一鉭層；以濺鍍方式于該鉭層表面與該開孔側邊及底部形成有該金屬的沉積晶種；以及進行電化學電鍍，于該鉭層表面與該開孔側邊及底部沉積該金屬層。14.一種金屬鑲嵌的制造方法，其應用于上方依序形成有一介電層與一有機抗反射層的一基礎層上，該介電層與該蝕刻終止層中具有一開孔，其特征在于該制造方法至少包括下列步驟加熱移除該有機抗反射層；于該介電層表面與該開孔側邊及底部沉積一碳化硅層；以及于該開孔中形成一金屬層。15.根據權利要求14所述的金屬鑲嵌的制...

【專利技術屬性】
技術研發人員：吳振誠，盧永誠，陳盈淙，章勛明，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：