可改變微控制器程序代碼的裝置制造方法及圖紙

一種可改變微控制器程序代碼的裝置，包括有８０３１微控制器、地址寄存器、閃存、靜態隨機存取存儲器（ＳＲＡＭ）及其可由邏輯門、可編程規劃邏輯數組或現場可編程規劃門陣列組成的邏輯電路，其是通過８０３１微控制器的一輸出端口的一接腳（Ｉ／Ｏ ｐｏｒｔ ｐｉｎ）與邏輯電路來改變原８０３１微控制器的程序儲存使能（ＰＳＥＮ）接腳、寫入（ＷＲ）接腳及讀取（ＲＤ）接腳功能，進而達到在程序代碼地址空間的閃存可被寫入，如此，即能達到不必拆換原閃存，而能更新程序代碼的目的。（*該技術在2020年保護過期，可自由使用*）

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術有關一種可改變微控制器程序代碼的裝置，尤指一種可通過一外加線路及微控制器的一輸出端口的一接腳(I/O port pin)來改變原8031微控制器的PSEN接腳、WR接腳及RD接腳功能，進而達到在程序代碼地址空間的內存可被寫入，如此，即能達到不必拆換原內存，而能更新程序代碼的目的。通常在一以8031微控制器所規劃的系統(是由微控制器1、地址鎖存器2、閃存3及靜態隨機存取存儲器4連接組成)，如附圖說明圖1所示，其在程序代碼地址空間(Code Space)的閃存3僅能讀取而不能寫入，倘若要更新在程序代碼空間的閃存3的內容，唯一的作法是換取一新的存儲器以取代原有的閃存，方能達到更新程序代碼的目的，如此，易耗費成本。本專利技術的目的是提供一種不用拆換內存，即能達到更新程序代碼的裝置——可改變微控制器程序代碼的裝置，其是在8031微控制器基本系統的微控制器、快閃存儲器(Flash Memory)與靜態隨機存取內存(SRAM)之間連接一邏輯電路(可編程規劃邏輯數組或現場可編程規劃門陣列)，以使在程序代碼地址空間的內存可被寫入，如此，即能達到不必拆換原內存，而能更新程序代碼。本專利技術的目的是這樣實現的一種可改變微控制器程序代碼的裝置，包括一微控制器；一地址寄存器，連接于微控制器的多任務總線及地址鎖存器使能(ALE)接腳；一閃存，其輸入端連接于地址寄存器及微控制器的地址總線，輸出端連接至地址寄存器的輸入端；一靜態隨機存取內存(SRAM)，其輸入端連接于地址寄存器及微控制器的地址總線，輸出端連接至地址寄存器的輸入端；以及一邏輯電路，其輸入端分別連接于微控制器的一輸出入端口的一接腳、讀取(RD)接腳、寫入(WR)接腳及程序儲存使能(PSEN)接腳；輸出端分別連接至閃存的寫入使能(WE)接腳、輸出使能(OE)接腳、靜態隨機存取存儲器的寫入使能(WE)接腳及輸出使能(OE)接腳；藉此，通過該微控制器是一輸出入端口的一接腳的輸出電位與邏輯電路來改變原程序儲存使能(PSEN)接腳、寫入(WR)接腳及讀取(RD)接腳功能，致使在程序代碼地址空間的閃存被寫入，達到更新程序代碼目的。其中微控制器是一8031系列的微控制器，其中邏輯電路是一邏輯門電路，或是一可編程規劃邏輯數組(PAL)，或是一現場可編程規劃門陣列(FPGA)。其中該微控制器的一輸出入端口的一接腳為低電位時，可使在程序代碼地址空間的閃存被寫入。其中該微控制器的一輸出入端口的一接腳為高電位時，可使在數據代碼地址空間的靜態隨機存取內存被寫入。本專利技術的特點是通過改變原8031微控制器的PSEN接腳、WR接腳及RD接腳功能，進而達到在程序代碼地址空間的內存被寫入，故能達到不必拆換原內存，即能更新程序代碼的目的，圖1是8031系列微處理單元的系統方塊圖。圖2是本專利技術的架構圖。圖3是本專利技術邏輯電路的組成單元的電路圖。請參閱圖2及圖3，本專利技術是一種可改變微控制器程序代碼的裝置，包括一8031微控制器1、一地址寄存器2、一閃存3、一靜態隨機存取內存(SRAM)4及一邏輯電路5；其中8031微控制器1的多任務總線(AD0～AD7)及地址鎖存器使能(ALE)接腳是分別連接于地址寄存器(Address Latch)2，以將地址信號在緩存器中保存，便利于該8031微控制器1執行數據讀寫操作，地址寄存器2輸出是連接至快閃內存3，并與靜態隨機存取內存4連接，快閃存儲器3及靜態隨機存取內存4的輸出是連接至該多任務總線(AD0～AD7)，而該8031微控制器1的地址總線(A8～A15)則連接至閃存3，并與靜態隨機存取存儲器4連接。該邏輯電路5的輸入端分別連接于8031微控制器1的程序儲存使能(PSEN)接腳、讀取(RD)接腳、寫入(WR)接腳及端口1的第7支(P1.7)接腳，邏輯電路5的輸出端(FWE、FOE、SWE、SOE)是分別連接于閃存3的寫入使能(WE)接腳、輸出使能(OE)接腳、靜態隨機存取內存4的WE接腳及OE接腳。請參閱圖3，該邏輯電路5是由與門AND1～AND4、或門OR1～OR4及反相器NOT1～NOT3組件組成，其中與門AND1的兩輸入端分別連接于8031微控制器1的P1.7接腳及PSEN接腳。與門AND2的一輸入端連接于8031微控制器1的RD接腳；另一輸入端是經一反相器NOT1連接于8031微控制器1的P1.7接腳。與門AND3的兩輸入端分別連接于8031微控制器1的P1.7接腳、RD接腳。與門AND4的一輸入端連接于8031微控制器1的PSEN接腳；另一輸入端是經一反相器NOT3連接于8031微控制器1的P1.7接腳。或門OR1的兩輸入端分別連接于8031微控制器1的P1.7接腳、WR接腳；輸出端(FWE)連接于閃存3的WE接腳。或門OR2的兩輸入端連接于與門AND1、AND2的輸出端；輸出端(FOE)連接于閃存3的OE接腳。或門OR3的一輸入端分別連接于8031微控制器1的WR接腳，另一輸入端是經一反相器NOT2連接于8031微控制器1的P1.7接腳；輸出端(SWE)連接至靜態隨機存取內存4的WE接腳。或門OR4的兩輸入端連接于與門AND3、AND4的輸出端；輸出端(SOE)連接至靜態隨機存取內存4的OE接腳。當該8031微控制器1的P1.7接腳為高電位時，該邏輯電路5的輸出端FWE＝1；FOE＝PSEN；SWE＝WR；SOE＝RD；也就是說，在該數據代碼地址空間(Data Space)的靜態隨機存取內存4可被寫入。當該8031微控制器1的P1.7接腳為低電位時，該邏輯電路5的輸出端FWE＝WR；FOE＝RD；SWE＝1；SOE＝PSEN；也就是說，在該程序代碼地址空間的閃存3可被寫入。以上所述，僅為本專利技術的最佳一具體實施例，但是，本專利技術的方法特征并不局限于此，任何熟悉該項技藝者在本專利技術的領域內，可輕易思及的變化或修飾都可涵蓋在本專利技術的權利要求范圍內，如該邏輯電路可為一可編程規劃邏輯數組(PAL)或現場可編程規劃門陣列(FPGA)；8031微控制器也可用一具有相同功效不同系列的微控制器予以取代。權利要求1.一種可改變微控制器程序代碼的裝置，包括一微控制器；一地址寄存器，連接于微控制器的多任務總線及地址鎖存器使能(ALE)接腳；一閃存，其輸入端連接于地址寄存器及微控制器的地址總線，輸出端連接至地址寄存器的輸入端；一靜態隨機存取內存(SRAM)，其輸入端連接于地址寄存器及微控制器的地址總線，輸出端連接至地址寄存器的輸入端；以及一邏輯電路，其輸入端分別連接于微控制器的一輸出入端口的一接腳、讀取(RD)接腳、寫入(WR)接腳及程序儲存使能(PSEN)接腳；輸出端分別連接至閃存的寫入使能(WE)接腳、輸出使能(OE)接腳、靜態隨機存取存儲器的寫入使能(WE)接腳及輸出使能(OE)接腳；藉此，通過該微控制器的一輸出入端口的一接腳的輸出電位與邏輯電路來改變原程序儲存使能(PSEN)接腳、寫入(WR)接腳及讀取(RD)接腳功能，致使在程序代碼地址空間的閃存被寫入，達到更新程序代碼目的。2.如權利要求1所述的可改變微控制器程序代碼的裝置，其特征在于其中微控制器是一8031系列的微控制器。3.如權利要求1所述的可改變微控制器程序代碼的裝置，其特征在于其中邏輯電路是一邏輯門電本文檔來自技高網...

【技術保護點】
一種可改變微控制器程序代碼的裝置，包括：一微控制器；一地址寄存器，連接于微控制器的多任務總線及地址鎖存器使能（ＡＬＥ）接腳；一閃存，其輸入端連接于地址寄存器及微控制器的地址總線，輸出端連接至地址寄存器的輸入端；一靜態隨機存取內存（ＳＲＡＭ），其輸入端連接于地址寄存器及微控制器的地址總線，輸出端連接至地址寄存器的輸入端；以及一邏輯電路，其輸入端分別連接于微控制器的一輸出入端口的一接腳、讀取（ＲＤ）接腳、寫入（ＷＲ）接腳及程序儲存使能（ＰＳＥＮ）接腳；輸出端分別連接至閃存的寫入使能（ＷＥ）接腳、輸出使能（ＯＥ）接腳、靜態隨機存取存儲器的寫入使能（ＷＥ）接腳及輸出使能（ＯＥ）接腳；藉此，通過該微控制器的一輸出入端口的一接腳的輸出電位與邏輯電路來改變原程序儲存使能（ＰＳＥＮ）接腳、寫入（ＷＲ）接腳及讀取（ＲＤ）接腳功能，致使在程序代碼地址空間的閃存被寫入，達到更新程序代碼目的。

【技術特征摘要】
【國外來華專利技術】

【專利技術屬性】
技術研發人員：龐家元，
申請(專利權)人：建興電子科技股份有限公司，
類型：發明
國別省市：71[中國|臺灣]