用于設(shè)計(jì)具有布局前RC信息的集成電路的系統(tǒng)技術(shù)方案

本發(fā)明專利技術(shù)揭露一種用于設(shè)計(jì)具有布局前RC信息的集成電路的系統(tǒng)。所述系統(tǒng)包含：至少一個(gè)處理器；及至少一個(gè)存儲(chǔ)器，其包含用于一或多個(gè)程序的計(jì)算機(jī)程序代碼，所述至少一個(gè)存儲(chǔ)器及所述計(jì)算機(jī)程序代碼經(jīng)配置以借助所述至少一個(gè)處理器而致使所述系統(tǒng)：針對(duì)包含有裝置陣列布局約束的示意圖產(chǎn)生電流及電壓信息；創(chuàng)建互連拓?fù)淠Ｊ角覍?shí)現(xiàn)所述示意圖的布線；根據(jù)所述布線產(chǎn)生RC信息；且確定包含有所述裝置陣列布局約束及所述RC信息的所述示意圖是否違反系統(tǒng)設(shè)計(jì)規(guī)則約束中的一或多者。本發(fā)明專利技術(shù)還揭露一種相關(guān)聯(lián)方法及一種計(jì)算機(jī)可讀媒體。

System for designing an integrated circuit with pre layout RC information

The invention discloses a system for designing an integrated circuit with pre layout RC information. The system includes at least one processor; and at least one memory, which contains one or more programs for computer program code, the at least one memory and the computer program code is configured to use the at least one processor in the system to contain the sketch map of current and the voltage information device array layout constraints; create and implement the interconnection topology model schematic wiring; the wiring RC and determine the information according to; including the array layout constraints and the RC information of the schematic diagram of system design is in violation of rules one or more constraints in the. The invention also discloses a correlation method and a computer readable medium.

【技術(shù)實(shí)現(xiàn)步驟摘要】
用于設(shè)計(jì)具有布局前RC信息的集成電路的系統(tǒng)
本專利技術(shù)涉及用于設(shè)計(jì)具有布局前RC信息的集成電路的系統(tǒng)。
技術(shù)介紹
集成電路設(shè)計(jì)系統(tǒng)實(shí)施通常包含以下操作的工藝：產(chǎn)生正設(shè)計(jì)的集成電路的電路示意圖，對(duì)電路示意圖執(zhí)行預(yù)布局模擬以模擬集成電路的性能，產(chǎn)生集成電路的布局，及對(duì)集成電路的布局執(zhí)行設(shè)計(jì)驗(yàn)證。集成電路設(shè)計(jì)系統(tǒng)有時(shí)對(duì)集成電路的布局執(zhí)行布局后模擬，從而將各種布局相依效應(yīng)(LDE)考慮在內(nèi)以更準(zhǔn)確地反映實(shí)際電路性能。集成電路設(shè)計(jì)系統(tǒng)通常將所模擬性能特性與設(shè)計(jì)規(guī)范進(jìn)行比較以便批準(zhǔn)或不批準(zhǔn)設(shè)計(jì)。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的實(shí)施例提供一種用于設(shè)計(jì)具有布局前RC信息的集成電路的系統(tǒng)，所述系統(tǒng)包括：至少一個(gè)處理器；及至少一個(gè)存儲(chǔ)器，其包含用于一或多個(gè)程序的計(jì)算機(jī)程序代碼，所述至少一個(gè)存儲(chǔ)器及所述計(jì)算機(jī)程序代碼經(jīng)配置以借助所述至少一個(gè)處理器而致使所述系統(tǒng)：針對(duì)包含有裝置陣列布局約束的示意圖產(chǎn)生電流及電壓信息；創(chuàng)建互連拓?fù)淠Ｊ角覍?shí)現(xiàn)所述示意圖的布線；根據(jù)所述布線產(chǎn)生RC信息；且確定包含有所述裝置陣列布局約束及所述RC信息的所述示意圖是否違反系統(tǒng)設(shè)計(jì)規(guī)則約束中的一或多者。附圖說明當(dāng)與附圖一起閱讀時(shí)，從以下詳細(xì)說明最佳地理解本揭露的各方面。應(yīng)注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種構(gòu)件未按比例繪制。實(shí)際上，為論述清晰起見，可任意地增加或減小各種構(gòu)件的尺寸。圖1圖解說明根據(jù)一或多個(gè)實(shí)施例的用于設(shè)計(jì)具有預(yù)布局RC信息的集成電路的集成電路設(shè)計(jì)系統(tǒng)的框圖；圖2是設(shè)計(jì)具有預(yù)布局RC信息的集成電路的方法的流程圖；圖3是方法的布局約束產(chǎn)生的流程圖，其中圖解說明由圖2的步驟涵蓋的子步驟；圖4是方法的RC約束產(chǎn)生的流程圖，其中圖解說明由圖2的步驟涵蓋的子步驟；圖5是根據(jù)一或多個(gè)實(shí)施例的設(shè)計(jì)具有擺脫一組系統(tǒng)設(shè)計(jì)規(guī)則約束的裝置陣列的集成電路的方法的流程圖；圖6是根據(jù)一或多個(gè)實(shí)施例的設(shè)計(jì)具有預(yù)布局RC信息的集成電路的方法的流程圖；及圖7圖解說明在其上或由其實(shí)施一實(shí)施例的芯片集或芯片。具體實(shí)施方式以下揭露內(nèi)容提供用于實(shí)施本揭露的不同構(gòu)件的許多不同實(shí)施例或?qū)嵗Ｏ挛拿枋鼋M件及布置的特定實(shí)例以簡(jiǎn)化本揭露。當(dāng)然，這些組件及布置僅為實(shí)例且不打算為限制性的。舉例來說，在以下說明中在第二構(gòu)件上方或在其上形成第一構(gòu)件可包含其中以直接接觸方式形成第一構(gòu)件及第二構(gòu)件的實(shí)施例，且還可包含其中可在第一構(gòu)件與第二構(gòu)件之間形成額外構(gòu)件使得第一構(gòu)件與第二構(gòu)件可不直接接觸的實(shí)施例。另外，本揭露可在各種實(shí)例中重復(fù)參考編號(hào)及/或字母。此重復(fù)是出于簡(jiǎn)化及清晰的目的且自身不指示所論述的各種實(shí)施例及/或配置之間的關(guān)系。在集成電路設(shè)計(jì)工藝中，首先(例如)在示意圖編輯器中產(chǎn)生正設(shè)計(jì)的集成電路的電路示意圖。對(duì)電路示意圖執(zhí)行預(yù)布局模擬以模擬集成電路的性能。由于在執(zhí)行預(yù)布局模擬時(shí)尚未創(chuàng)建集成電路的布局，因此在預(yù)布局模擬中無法將集成電路的布局的布局相依效應(yīng)(LDE)考慮在內(nèi)。而是，在預(yù)布局模擬中，假設(shè)LDE的默認(rèn)值。在預(yù)布局模擬之后，舉例來說，使用布局編輯器產(chǎn)生集成電路的布局。接著，對(duì)布局執(zhí)行設(shè)計(jì)驗(yàn)證。舉例來說，設(shè)計(jì)驗(yàn)證通常包含LDE參數(shù)提取。接著，對(duì)布局執(zhí)行布局后模擬。在布局后模擬中，將LDE考慮在內(nèi)，使得所產(chǎn)生電路性能參數(shù)更準(zhǔn)確地反映實(shí)際電路。接著，將電路性能參數(shù)與設(shè)計(jì)規(guī)范進(jìn)行比較。如果電路性能參數(shù)滿足設(shè)計(jì)規(guī)范的要求，那么批準(zhǔn)設(shè)計(jì)。否則，設(shè)計(jì)工藝往回返回到示意圖產(chǎn)生與編輯步驟，且重復(fù)包含預(yù)布局模擬、布局創(chuàng)建、設(shè)計(jì)驗(yàn)證及布局后模擬的步驟以修改設(shè)計(jì)。重復(fù)整個(gè)工藝直到電路性能參數(shù)滿足設(shè)計(jì)規(guī)范的要求為止。一些集成電路設(shè)計(jì)系統(tǒng)實(shí)施參數(shù)化單元(p單元)方法來基于集成電路制造商的特定設(shè)計(jì)規(guī)則手冊(cè)(DRM)自動(dòng)創(chuàng)建裝置陣列。常規(guī)p單元方法在開發(fā)裝置陣列布局以包含于經(jīng)受預(yù)布局模擬的示意圖中時(shí)使用(例如)p單元符號(hào)、示意圖及布局視圖。然而，基于制造商的DRM的p單元方法不具有用于在示意圖設(shè)計(jì)層級(jí)處包含的精確LDE數(shù)據(jù)。舉例來說，如果集成電路設(shè)計(jì)系統(tǒng)以任何方式改變示意圖(例如將p單元裝置陣列平面化或重新布置示意圖設(shè)計(jì)中的任何裝置)，那么LDE并不在示意圖層級(jí)處被實(shí)時(shí)地更新。另外，一些現(xiàn)有p單元方法依賴于各種工藝設(shè)計(jì)工具包(PDK)特征，例如PDK的預(yù)設(shè)裝置參數(shù)或組件描述格式(CDF)、包及再調(diào)用函數(shù)中的至少一些。對(duì)于用戶來說，此類p單元方法不可讀取以在p單元符號(hào)上識(shí)別電路結(jié)構(gòu)，例如差分對(duì)、電流鏡及柵-陰器件。一些集成電路設(shè)計(jì)系統(tǒng)使用能夠在p單元符號(hào)與p單元布局之間交叉探測(cè)裝置陣列或裝置陣列的引腳/網(wǎng)的連接驅(qū)動(dòng)流動(dòng)效應(yīng)。然而，此類集成電路設(shè)計(jì)系統(tǒng)無法在p單元示意圖與p單元布局之間交叉探測(cè)裝置陣列內(nèi)部的實(shí)例或?qū)嵗囊_/網(wǎng)。此外，此類集成電路設(shè)計(jì)系統(tǒng)還不能夠針對(duì)由p單元表示的多個(gè)裝置陣列共享共用保護(hù)環(huán)。一些集成電路設(shè)計(jì)系統(tǒng)在很大程度上取決于PDK規(guī)則且包含獨(dú)立式裝置陣列庫。一般獨(dú)立式裝置陣列庫包含由(例如)p單元符號(hào)、p單元示意圖、p單元布局、CDF、包及再調(diào)用函數(shù)組成的裝置陣列。獨(dú)立式庫從PDK繼承再調(diào)用函數(shù)。對(duì)與PDK系統(tǒng)相關(guān)聯(lián)的設(shè)計(jì)規(guī)則的此依賴性限制LDE注釋或更新，這致使不必要地重復(fù)各種工藝，這是因?yàn)椴豢砂l(fā)現(xiàn)各種錯(cuò)誤或與設(shè)計(jì)規(guī)范的偏差直到后來工藝為止。圖1圖解說明根據(jù)一或多個(gè)實(shí)施例的用于設(shè)計(jì)具有預(yù)布局RC信息的集成電路的集成電路設(shè)計(jì)系統(tǒng)100的框圖。在一些實(shí)施例中，集成電路設(shè)計(jì)系統(tǒng)100通過提供自動(dòng)產(chǎn)生裝置陣列布局的設(shè)計(jì)流程而使得減少在布局設(shè)計(jì)工藝期間執(zhí)行的反復(fù)的數(shù)目成為可能。集成電路設(shè)計(jì)系統(tǒng)100在所產(chǎn)生集成電路示意圖中實(shí)時(shí)地注釋歸因于包含裝置陣列布局或由包含裝置陣列布局導(dǎo)致的任何LDE，使得在經(jīng)受預(yù)布局模擬的示意圖中將LDE考慮在內(nèi)。集成電路設(shè)計(jì)系統(tǒng)100還使得在與設(shè)計(jì)規(guī)范相比時(shí)驗(yàn)證電設(shè)計(jì)的準(zhǔn)確性或布局的性能成為可能。在本實(shí)施例中，集成電路設(shè)計(jì)系統(tǒng)100包含示意圖編輯器101、布局編輯器103、用戶接口105、裝置陣列設(shè)計(jì)模塊107、系統(tǒng)設(shè)計(jì)規(guī)則約束數(shù)據(jù)庫109、裝置陣列約束數(shù)據(jù)庫111以及后段工藝(BEOL)布線器與電阻-電容(RC)提取器113，所述裝置以通信方式耦合。在一些實(shí)施例中，示意圖編輯器101、布局編輯器103、裝置陣列設(shè)計(jì)模塊107及BEOL布線器與RC提取器113包含用于由處理器或類似裝置執(zhí)行的一或多組可執(zhí)行指令。示意圖編輯器101經(jīng)配置以產(chǎn)生并編輯正設(shè)計(jì)的集成電路的電路示意圖。示意圖編輯器101還經(jīng)配置以產(chǎn)生電路示意圖的預(yù)模擬。在一些實(shí)施例中，示意圖編輯器101包含用于產(chǎn)生或?qū)е率疽鈭D的預(yù)模擬的一組可執(zhí)行指令。在其它實(shí)施例中，使用與示意圖編輯器101通信的單獨(dú)裝置(例如，模擬器)來產(chǎn)生示意圖的預(yù)布局模擬。布局編輯器103經(jīng)配置以根據(jù)由示意圖編輯器101產(chǎn)生的電路示意圖產(chǎn)生并編輯集成電路的布局。裝置陣列設(shè)計(jì)模塊107經(jīng)配置以基于一或多個(gè)所接收指令而產(chǎn)生裝置陣列布局以傳達(dá)到示意圖編輯器101以包含于集成電路的電路示意圖中而用于預(yù)布局模擬。BEOL布線器與RC提取器113接收從前一預(yù)布局模擬獲得的電流及電壓信息以及包含互連拓?fù)淠Ｊ郊?或匹配網(wǎng)約束的一或多個(gè)所接收指令。電流及電壓信息在前一預(yù)布局模擬完成之后存儲(chǔ)于裝置陣列約束數(shù)據(jù)庫111中。與互連拓?fù)淠Ｊ较嚓P(guān)聯(lián)的指令指示裝置引腳到中繼線連接，且可進(jìn)一步包含例本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種用于設(shè)計(jì)具有布局前RC信息的集成電路的系統(tǒng)，所述系統(tǒng)包括：至少一個(gè)處理器；及至少一個(gè)存儲(chǔ)器，其包含用于一或多個(gè)程序的計(jì)算機(jī)程序代碼，所述至少一個(gè)存儲(chǔ)器及所述計(jì)算機(jī)程序代碼經(jīng)配置以借助所述至少一個(gè)處理器而致使所述系統(tǒng)：針對(duì)包含有裝置陣列布局約束的示意圖產(chǎn)生電流及電壓信息；創(chuàng)建互連拓?fù)淠Ｊ角覍?shí)現(xiàn)所述示意圖的布線；根據(jù)所述布線產(chǎn)生RC信息；且確定包含有所述裝置陣列布局約束及所述RC信息的所述示意圖是否違反系統(tǒng)設(shè)計(jì)規(guī)則約束中的一或多者。

【技術(shù)特征摘要】
2015.12.15 US 14/969,6471.一種用于設(shè)計(jì)具有布局前RC信息的集成電路的系統(tǒng)，所述系統(tǒng)包括：至少一個(gè)處理器；及至少一個(gè)存儲(chǔ)器，其包含用于一或多個(gè)程序的計(jì)算機(jī)程序代碼，所述至少一個(gè)存儲(chǔ)器及所述計(jì)算機(jī)程...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：陳君勝，翟靖宇，胡偉毅，
申請(qǐng)(專利權(quán))人：臺(tái)灣積體電路制造股份有限公司，
類型：發(fā)明
國別省市：中國臺(tái)灣,71