SiC半導體器件及其制備方法技術

本發明專利技術公開了一種SiC半導體器件及其制備方法，該器件包括襯基、第一緩沖層、漂移層、外延層、漏柵源區、第二緩沖層、耐壓層及貫通區于外延區的貫通區，通過增加同材料的墊底及外延層的氧化層，可隔離與保護襯底或外延層，并減少襯墊氧化層出現潛在缺陷的概率，降低后續溝槽結構出現損傷的風險；引入雙層緩沖層，避免兩層材料之間可能存在晶格失配，實現應力釋放與位錯過濾，減小研磨可能造成應力而使得器件層結構損壞的問題，使器件結構更加穩定，提高了系統穩定性；引入大小不同的源極區，可適用于不同的載流子大小需求；引入淺溝槽隔離結構將耐壓層分為高耐壓器件區與非高耐壓器件區，可適用于高壓或低壓不同應用環境中。

【技術實現步驟摘要】
SiC半導體器件及其制備方法
本專利技術涉及半導體集成電路
，尤其涉及一種SiC半導體器件及其制備方法。
技術介紹
半導體器件是由數百萬個基礎構件所組成，要制造這樣的一塊半導體器件，需要經過集成電路設計、晶圓制造、封裝測試等幾道工序。集成電路的基礎構件包括晶體管、電容器及電阻器。晶體管通常包括源極(Source)、漏極(Drain)以及柵極堆迭，而柵極堆迭的組成是先在襯底(硅)上方形成一介質層(通常為二氧化硅)，然后在介質層上覆蓋一層薄膜(如：多晶硅)作為電極。第三代半導體器件的優勢主要表現在：(1)比導通電阻是硅器件的近千分之一(在相同的電壓/電流等級)，可以大大降低器件的導通損耗；(2)開關頻率是硅器件的20倍，可以大大減小電路中儲能元件的體積，從而成倍地減小設備體積，減少貴重金屬等材料的消耗；(3)理論上可以在600℃以上的高溫環境下工作，并有抗輻射的優勢，可以大大提高系統的可靠性，在能源轉換領域具有巨大的技術優勢和應用價值。碳化硅(SiliconCarbide)是C元素和Si元素形成的化合物，目前已發現的碳化硅同質異型晶體結構有200多種，其中六方結構的4H型SiC(4H-SiC)具有高臨界擊穿電場、高電子遷移率的優勢，是制造高壓、高溫、抗輻照功率半導體器件的優良半導體材料，也是目前綜合性能最好、商品化程度最高、技術最成熟的第三代半導體材料，相比于傳統的半導體材料，4H碳化硅(4H-SiC)具有以下幾個優勢：(1)化學性質穩定，可以通過熱氧化生成優質的絕緣層；(2)電子飽和速度高，使得4H-SiC器件的導通損耗相當低；(3)熱導率是Si的3倍，臨界擊穿電場是Si的10倍，不僅提高了器件的散熱特性，而且使得4H-SiC器件的耐壓容量、工作頻率和電流密度都得到了較大提高。更為重要的是，在第三代寬禁帶半導體材料中，4H-SiC是唯一能通過熱氧化生長SiO2絕緣層的半導體材料，且形成的SiO2質量和在Si上形成的SiO2無任何差別，質地緊密且缺陷少，因而能和當今主流的Si工藝線相兼容。這些特性使4H-SiC材料用于制造諸如MOSFET、IGBT、MCT之類的功率半導體器件來說是Si的理想替代物，而這些功率半導體器件對于應用在高壓、高頻、高溫環境下是非常適合的。與傳統硅功率器件制作工藝不同的是，碳化硅SiC功率器件不能直接制作在碳化硅單晶材料上，必須在導通型單晶襯底上額外生長高質量的外延材料，并在外延層上制造各類器件。所以，碳化硅功率半導體產業鏈主要包含單晶材料、外延材料、器件、模塊和應用這幾個環節。其中，單晶材料是碳化硅功率半導體技術和產業的基礎，主要技術指標有單晶直徑、微管密度、單晶電阻率、表面粗糙度、翹曲度等；外延材料是實現器件制造的關鍵，主要技術指標有外延片直徑、外延層厚度、外延層摻雜濃度和表面缺陷密度等；器件是整個產業鏈的核心，主要技術指標有阻斷電壓、單芯片導通電流/電阻、阻斷狀態的漏電流、工作溫度等；模塊是實現器件應用的橋梁，主要技術指標有模塊容量、熱阻、寄生參數和驅動保護等；應用是碳化硅功率半導體器件和產業發展的源動力，主要技術指標是開關頻率、轉換效率和功率密度等。碳化硅功率半導體器件包括二極管和晶體管，其中二極管主要有結勢壘肖特基功率二極管(JBS)、PIN功率二極管和混合PIN肖特基二極管(MPS)；晶體管主要有金屬氧化物半導體場效應晶體管(MOSFET)、雙極型晶體管(BJT)、結型場效應晶體管(JFET)、絕緣柵雙極型晶體管(IGBT)和門極可關斷晶閘管(GTO)等。然而，現有技術中SIC半導體器件存在著不能適應高低壓不同應用環境，器件結構之間失配、不穩定，易遭損傷的風險?？梢?，上述現有的半導體結構在制造方法與使用上，顯然仍存在有不便于缺陷，而亟待加以進一步改進。為了解決上述存在的問題，本專利技術人基于從事此類產品設計制造多年豐富的實務經驗及專業知識，經過不斷的研究、設計，并經反復試做及改進后，設計出具有實用價值的本專利技術。
技術實現思路
針對現有技術的不足，本專利技術提供了一種SiC半導體器件及其制備方法，以解決現有技術中存在的不能適應高低壓不同應用環境，器件結構之間失配、不穩定，易遭損傷的風險的問題，其具體方案如下：第一方面，本專利技術提供了一種SiC半導體器件，所述器件包括：由p型SiC制作的襯基，所述襯基包括襯底及形成在所述襯底表面的襯底氧化層；設置于所述襯基上，由n+型3C-SiC制作的第一緩沖層，所述第一緩沖層雜質濃度是所述襯底雜質濃度的1/2；設置于所述第一緩沖層上，由n型3C-SiC制作的漂移層，所述漂移層雜質濃度是所述襯底雜質濃度的4/5；設置于所述漂移層上，由n型3C-SiC制作的外延層及形成在所述外延層表面的外延氧化層，所述外延層雜質濃度與所述襯底雜質濃度相同；設置于所述外延層上，由n型六方結構4H-SiC制作的漏電極區；設置于所述漏電極區上，由p型六方結構4H-SiC制作的柵極區；設置于所述柵極區預設區域上，由n型六方結構6H-SiC制作的長源極區；設置于所述柵極區其余區域上，由n型六方結構6H-SiC制作的短源極區；設置于所述漏電極區與所述漂移區之間，有多晶硅填充的貫通區，所述貫通區于所述外延區中央；設置于所述外延層及形成在所述外延層表面的外延氧化層之間，由p+型3C-SiC制作的第二緩沖層；設置于所述第二緩沖層上，由p-型3C-SiC制作的耐壓層，在所述耐壓層中形成淺溝槽隔離結構，所述淺溝槽隔離結構將所述耐壓層分為高耐壓器件區和非高耐壓器件區；柵電極，位于所述柵極區結構上且電連接所述柵極區結構；漏電極，位于所述漏極區結構上且電連接所述漏極區結構；長源極，位于所述長源極區結構且電連接所述且電連接所述長源極區結構；短源極，位于所述短源極區結構且電連接所述且電連接所述短源極區結構。優選地，在由n型3C-SiC制作的外延層上進行刻蝕以形成溝槽，并在所述溝槽注入氮離子，以形成在所述外延層表面的外延氧化層；所述外延層的雜質濃度為1×1015/cm3至1×1016/cm3之間，所述外延層的膜厚為6μm-8μm之間。優選地，在所述外延層及形成在所述外延層表面的外延氧化層形成圖案化硬掩膜層，并以所述圖案化硬掩膜層為掩膜，刻蝕去除所述硬掩膜層、外延氧化層以及部分厚度的所述外延層，以形成所述溝槽。優選地，在靠近外延氧化層的漏電極區、柵極區、長源極區及短源極區填入高參雜多晶硅，并對所述高參雜多晶硅進行p+型介質隔離刻蝕，以形成高參雜多晶硅通孔，并在所述通孔上連接漏電極、柵極、長源極及短源極的電極。優選地，所述襯底為4H-SiC單晶襯底、6H-SiC單晶襯底或3C-SiC單晶襯底中的任意一種，所述碳化硅襯底厚度為230μm-300μm。第二方面，本專利技術提供了一種SiC半導體器件制備方法，所述方法包括：在由p型SiC制作的襯底上形成在所述襯底表面的襯底氧化層；在所述襯基上，由n+型3C-SiC本文檔來自技高網...

【技術保護點】
1.一種SiC半導體器件，其特征在于，所述器件包括：/n由p型SiC制作的襯基，所述襯基包括襯底及形成在所述襯底表面的襯底氧化層；/n設置于所述襯基上，由n+型3C-SiC制作的第一緩沖層，所述第一緩沖層雜質濃度是所述襯底雜質濃度的1/2；/n設置于所述第一緩沖層上，由n型3C-SiC制作的漂移層，所述漂移層雜質濃度是所述襯底雜質濃度的4/5；/n設置于所述漂移層上，由n型3C-SiC制作的外延層及形成在所述外延層表面的外延氧化層，所述外延層雜質濃度與所述襯底雜質濃度相同；/n設置于所述外延層上，由n型六方結構4H-SiC制作的漏電極區；/n設置于所述漏電極區上，由p型六方結構4H-SiC制作的柵極區；/n設置于所述柵極區預設區域上，由n型六方結構6H-SiC制作的長源極區；/n設置于所述柵極區其余區域上，由n型六方結構6H-SiC制作的短源極區；/n設置于所述漏電極區與所述漂移區之間，有多晶硅填充的貫通區，所述貫通區于所述外延區中央；/n設置于所述外延層及形成在所述外延層表面的外延氧化層之間，由p+型3C-SiC制作的第二緩沖層；/n設置于所述第二緩沖層上，由p-型3C-SiC制作的耐壓層，在所述耐壓層中形成淺溝槽隔離結構，所述淺溝槽隔離結構將所述耐壓層分為高耐壓器件區和非高耐壓器件區；/n柵電極，位于所述柵極區結構上且電連接所述柵極區結構；/n漏電極，位于所述漏極區結構上且電連接所述漏極區結構；/n長源極，位于所述長源極區結構且電連接所述且電連接所述長源極區結構；/n短源極，位于所述短源極區結構且電連接所述且電連接所述短源極區結構。/n...

【技術特征摘要】
1.一種SiC半導體器件，其特征在于，所述器件包括：
由p型SiC制作的襯基，所述襯基包括襯底及形成在所述襯底表面的襯底氧化層；
設置于所述襯基上，由n+型3C-SiC制作的第一緩沖層，所述第一緩沖層雜質濃度是所述襯底雜質濃度的1/2；
設置于所述第一緩沖層上，由n型3C-SiC制作的漂移層，所述漂移層雜質濃度是所述襯底雜質濃度的4/5；
設置于所述漂移層上，由n型3C-SiC制作的外延層及形成在所述外延層表面的外延氧化層，所述外延層雜質濃度與所述襯底雜質濃度相同；
設置于所述外延層上，由n型六方結構4H-SiC制作的漏電極區；
設置于所述漏電極區上，由p型六方結構4H-SiC制作的柵極區；
設置于所述柵極區預設區域上，由n型六方結構6H-SiC制作的長源極區；
設置于所述柵極區其余區域上，由n型六方結構6H-SiC制作的短源極區；
設置于所述漏電極區與所述漂移區之間，有多晶硅填充的貫通區，所述貫通區于所述外延區中央；
設置于所述外延層及形成在所述外延層表面的外延氧化層之間，由p+型3C-SiC制作的第二緩沖層；
設置于所述第二緩沖層上，由p-型3C-SiC制作的耐壓層，在所述耐壓層中形成淺溝槽隔離結構，所述淺溝槽隔離結構將所述耐壓層分為高耐壓器件區和非高耐壓器件區；
柵電極，位于所述柵極區結構上且電連接所述柵極區結構；
漏電極，位于所述漏極區結構上且電連接所述漏極區結構；
長源極，位于所述長源極區結構且電連接所述且電連接所述長源極區結構；
短源極，位于所述短源極區結構且電連接所述且電連接所述短源極區結構。


2.根據權利要求1所述的器件，其特征在于，所述柵極區的內部表面上分別以預設區域與其余區域相向地設置具有同一濃度、同一深度的長源極區與短源極區。


3.根據權利要求1所述的器件，其特征在于，在由n型3C-SiC制作的外延層上進行刻蝕以形成溝槽，并在所述溝槽注入氮離子，以形成在所述外延層表面的外延氧化層；
所述外延層的雜質濃度為1×1015/cm3至1×1016/cm3之間，所述外延層的膜厚為6μm-8μm之間。


4.根據權利要求3所述的器件，其特征在于，在所述外延層及形成在所述外延層表面的外延氧化層形成圖案化硬掩膜層，并以所述圖案化硬掩膜層為掩膜，刻蝕去除所述硬掩膜層、外延氧化層以及部分厚度的所述外延層，以形成所述溝槽。


5.根據權利要求1-4任一項所述的器件，其特征在于，在靠近外延氧化層的漏電極區、柵極區、長源極區及短源極區填入高參雜多晶硅，并對所述高參雜多晶硅進行p+型介質隔離刻蝕，以形成高參雜多晶硅通孔，并在所述通孔上連接漏電極、柵極、長源極及短源極的電極。

【專利技術屬性】
技術研發人員：陳小建，
申請(專利權)人：陳小建，
類型：發明
國別省市：江蘇;32