一種FPGA互聯(lián)資源的優(yōu)化配置生成方法技術(shù)

本發(fā)明專(zhuān)利技術(shù)屬于FPGA技術(shù)，致力于提出一種FPGA互聯(lián)資源測(cè)試配置的生成方案，借助DQN算法構(gòu)建模型，以提高配置效率。方案包括如下步驟：提取全局金屬線(xiàn)，用于有重復(fù)連接特點(diǎn)的激勵(lì)分組配置，并得到最小重復(fù)單元，以擁有相同激勵(lì)信號(hào)；對(duì)該重復(fù)單元構(gòu)建抽象連接關(guān)系，包括單元內(nèi)的基礎(chǔ)連接關(guān)系和單元間的擴(kuò)展連接關(guān)系；利用DQN理論對(duì)重復(fù)單元建立局部配置模型，在線(xiàn)訓(xùn)練CNN網(wǎng)絡(luò)得到優(yōu)化參數(shù)，并生成配置。本發(fā)明專(zhuān)利技術(shù)利用增強(qiáng)學(xué)習(xí)的策略?xún)?yōu)化和CNN函數(shù)擬合功能，不僅實(shí)現(xiàn)了配置自動(dòng)化，還提高了效率，能同時(shí)配置全局互聯(lián)資源和局部互聯(lián)資源，對(duì)芯片具體結(jié)構(gòu)依賴(lài)性低，具備通用性和移植性，適用于多種系列FPGA的互聯(lián)資源測(cè)試用配置的生成。

An optimal configuration method for FPGA interconnected resources

The invention belongs to the FPGA technology, and is dedicated to propose a generation scheme for FPGA interconnect resource test configuration, and constructs a model with the help of DQN algorithm, so as to improve the configuration efficiency. The scheme includes the following steps: extracting the global metal line, using the excitation packet configuration with repeated connection characteristics, and obtaining the minimum repeating unit to have the same excitation signal. The abstract connection relationship is constructed for the repeating unit, including the basic connections within the unit and the extended connection between the units; and the DQN theory is used. A local configuration model is established by repeating unit, and CNN network is trained online to get optimized parameters and generate configuration. This invention utilizes the strategy optimization of enhanced learning and the function of CNN function fitting. It not only realizes the configuration automation, but also improves the efficiency. It can simultaneously configure the global interconnected resources and the local interconnected resources. It has low dependence on the specific structure of the chip, has the generality and portability, and is suitable for the interconnected resource testing of a variety of series of FPGA. The generation of the set.

【技術(shù)實(shí)現(xiàn)步驟摘要】
一種FPGA互聯(lián)資源的優(yōu)化配置生成方法
本專(zhuān)利技術(shù)屬于FPGA技術(shù)。
技術(shù)介紹
現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FieldProgrammableGateArray，以下簡(jiǎn)稱(chēng)FPGA)作為數(shù)字集成電路的重要一員，以其豐富的邏輯資源、快速而靈活的可編程能力以及完善的自動(dòng)化集成開(kāi)發(fā)環(huán)境，被廣泛應(yīng)用于集成電路設(shè)計(jì)開(kāi)發(fā)的多個(gè)環(huán)節(jié)中。然而，由于芯片結(jié)構(gòu)越來(lái)越復(fù)雜，重復(fù)編程頻率越來(lái)越高，其內(nèi)部資源的故障發(fā)生率也在不斷增高，高效的測(cè)試和配置方案的提出變得越來(lái)越重要。根據(jù)FPGA內(nèi)部包含的不同資源，相應(yīng)的有不同的測(cè)試?yán)碚摵头桨柑岢?，包括?duì)可編程輸入輸出單元(InputOutputBlock，以下簡(jiǎn)稱(chēng)IOB)、可編程邏輯塊(ConfigurableLogicBlock，以下簡(jiǎn)稱(chēng)CLB)、塊存儲(chǔ)單元(BlockRAM，以下簡(jiǎn)稱(chēng)BRAM)等邏輯資源的測(cè)試，以及對(duì)互聯(lián)資源(InterconnectResource，以下簡(jiǎn)稱(chēng)IR)的測(cè)試。相對(duì)于邏輯資源，互聯(lián)資源在千萬(wàn)門(mén)以上的FPGA中所占比重已經(jīng)超過(guò)了90％，因而其故障的產(chǎn)生也更加頻繁，配置和測(cè)試難度也更大。傳統(tǒng)互聯(lián)資源測(cè)試方法主要針對(duì)特定的芯片結(jié)構(gòu)特征，進(jìn)行手動(dòng)的布線(xiàn)配置用于測(cè)試，其測(cè)試效率低，配置工作量大、覆蓋率不高，且不具備通用性，測(cè)試時(shí)間過(guò)長(zhǎng)，往往無(wú)法滿(mǎn)足現(xiàn)今的超大規(guī)模芯片的測(cè)試要求。文獻(xiàn)(AnovelFPGALocalinterconnecttestschemeandautomaticTCderivation/generation)和文獻(xiàn)(一種基于貪心策略的FPGA局部互聯(lián)測(cè)試方法[P]。專(zhuān)利技術(shù)專(zhuān)利，CN102116840A，2011-07-06)只測(cè)試了局部互聯(lián)資源。文獻(xiàn)(System-LevelBuilt-InSelf-TestofGlobalRoutingResourcesinVirtex-4FPGAs)和文獻(xiàn)(AShift-RegisterBasedBISTArchitectureforFPGAGlobalInterconnectTestingandDiagnosis)則主要針對(duì)全局互聯(lián)資源進(jìn)行配置測(cè)試。文獻(xiàn)(ARoutabilityAwareAlgorithmforBothGlobalandLocalInterconnectResourceTestandDiagnosisofXilinxSRAM-FPGAs)采用圖論的方法，實(shí)現(xiàn)了局部互聯(lián)資源和全局互聯(lián)資源的統(tǒng)一測(cè)試，但存在配置理論和實(shí)現(xiàn)步驟復(fù)雜、局部互聯(lián)資源的覆蓋效果不佳、方案在不同芯片間的移植性不強(qiáng)等缺點(diǎn)。同時(shí)，這些方法都無(wú)法實(shí)現(xiàn)互聯(lián)資源的高效率的自動(dòng)化配置生成，這也是本專(zhuān)利技術(shù)主要解決的問(wèn)題。
技術(shù)實(shí)現(xiàn)思路
針對(duì)上述不足和難點(diǎn)，本專(zhuān)利技術(shù)提出一種通用的FPGA互聯(lián)資源測(cè)試配置生成方法，并結(jié)合深度增強(qiáng)學(xué)習(xí)中的DQN(DeepQNetwork)算法構(gòu)建模型，以達(dá)到自動(dòng)配置生成和配置效率提高的目的。為達(dá)到高效率的自動(dòng)化配置的目的，本專(zhuān)利技術(shù)采用的技術(shù)方案為：1)根據(jù)功能特性，將互聯(lián)資源的測(cè)試用配置的生成分為給芯片提供激勵(lì)信號(hào)的全局配置和從激勵(lì)信號(hào)端出發(fā)的局部配置兩個(gè)部分，并分別進(jìn)行配置；2)對(duì)激勵(lì)部分的全局配置實(shí)現(xiàn)，首先對(duì)芯片中的金屬線(xiàn)進(jìn)行分類(lèi)，提取可實(shí)現(xiàn)整個(gè)芯片內(nèi)連接的全局金屬線(xiàn)，進(jìn)行分組操作，并以簡(jiǎn)單的重復(fù)連接實(shí)現(xiàn)從IOB到芯片內(nèi)部的激勵(lì)施加，得到全局連接后的最小重復(fù)單元，用于局部配置部分的優(yōu)化和自動(dòng)生成；3)根據(jù)最小重復(fù)單元構(gòu)建抽象連接關(guān)系，包含最小重復(fù)單元內(nèi)的基礎(chǔ)連接關(guān)系和最小重復(fù)單元間的擴(kuò)展連接關(guān)系，基礎(chǔ)連接關(guān)系主要包括開(kāi)關(guān)矩陣(SwitchMatrix,以下簡(jiǎn)稱(chēng)SM)內(nèi)部相關(guān)的全局互聯(lián)資源和局部互聯(lián)資源，以及重復(fù)單元內(nèi)的SM間的金屬互聯(lián)線(xiàn)，擴(kuò)展連接關(guān)系則表征不同重復(fù)單元間的金屬互連線(xiàn)信息；4)定義局部配置模型中的智能體(Agent)實(shí)現(xiàn)DQN算法所需的元素，包括抽象連接關(guān)系構(gòu)成的狀態(tài)矩陣S，不同連線(xiàn)類(lèi)型構(gòu)成的動(dòng)作A，立即回報(bào)R和動(dòng)作值函數(shù)Q(S,A)以及擬合映射關(guān)系的卷積神經(jīng)網(wǎng)絡(luò)(ConvolutionalNeuralNetwork，以下簡(jiǎn)稱(chēng)CNN)結(jié)構(gòu)等；5)定義局部配置模型中的環(huán)境規(guī)則，包括全局激勵(lì)組選擇機(jī)制、根據(jù)智能體提供的動(dòng)作A給出有效連線(xiàn)、狀態(tài)跳轉(zhuǎn)、終態(tài)判斷、防沖突記錄、立即回報(bào)和新的狀態(tài)等；6)根據(jù)DQN算法在線(xiàn)訓(xùn)練模型的CNN網(wǎng)絡(luò)參數(shù)，以提高自動(dòng)配置的效率，該過(guò)程包括智能體根據(jù)狀態(tài)S給出最優(yōu)動(dòng)作A，環(huán)境根據(jù)動(dòng)作A的選擇實(shí)現(xiàn)狀態(tài)跳轉(zhuǎn)并給出立即回報(bào)給智能體，同時(shí)根據(jù)這些配置案例訓(xùn)練更新CNN參數(shù)等；7)根據(jù)訓(xùn)練好的CNN參數(shù)進(jìn)行自動(dòng)化配置生成，并將配置從最小重復(fù)單元擴(kuò)展到整個(gè)芯片，添加所需全局激勵(lì)和邏輯塊配置信息，從而得到測(cè)試用配置。本專(zhuān)利技術(shù)的優(yōu)點(diǎn)主要包括：1.本專(zhuān)利技術(shù)方法具備通用性和移植性，適用于不同系列的FPGA測(cè)試配置生成2.本專(zhuān)利技術(shù)能實(shí)現(xiàn)全局互聯(lián)資源和局部互聯(lián)資源的統(tǒng)一配置測(cè)試3.本專(zhuān)利技術(shù)采用深度增強(qiáng)學(xué)習(xí)中的DQN算法，提高了配置效率4.本專(zhuān)利技術(shù)采用深度增強(qiáng)學(xué)習(xí)中的DQN算法，能實(shí)現(xiàn)自動(dòng)化配置生成附圖說(shuō)明圖1為本專(zhuān)利技術(shù)的技術(shù)方案實(shí)施流程圖圖2為最小重復(fù)單元抽象連接關(guān)系示意圖圖3為基于DQN算法的局部配置模型圖4為Agent內(nèi)部擬合S->Q映射關(guān)系的CNN結(jié)構(gòu)具體實(shí)施方式為體現(xiàn)本專(zhuān)利技術(shù)的可行性和優(yōu)異性，結(jié)合附圖說(shuō)明具體實(shí)施步驟如下：1)為提高配置方案的可行性，降低模型規(guī)模和求解難度，本專(zhuān)利技術(shù)將整個(gè)配置的生成操作分為給芯片提供激勵(lì)信號(hào)的全局分組配置和從激勵(lì)信號(hào)端出發(fā)的局部配置兩部分，并分別進(jìn)行配置的實(shí)現(xiàn)；2)首先，分析具體芯片的IR資源，根據(jù)金屬線(xiàn)種類(lèi)進(jìn)行分類(lèi)，例如single/double、hex、long、others等類(lèi)型，將可實(shí)現(xiàn)整個(gè)芯片連接的全局金屬線(xiàn)提取出來(lái)進(jìn)行分組，實(shí)現(xiàn)多組從IOB到整個(gè)芯片的全局激勵(lì)，根據(jù)所有全局激勵(lì)組的重復(fù)結(jié)構(gòu)規(guī)模，提取出最小重復(fù)單元，用于局部配置部分的建模優(yōu)化和自動(dòng)配置生成操作；3)根據(jù)步驟2)確定的最小重復(fù)單元規(guī)模，進(jìn)行抽象連接關(guān)系的構(gòu)建，包括最小重復(fù)單元內(nèi)部的基礎(chǔ)連接關(guān)系和不同最小重復(fù)單元間的等效擴(kuò)展連接關(guān)系。其中，基礎(chǔ)連接包含了SM內(nèi)部的所有相關(guān)可編程互連線(xiàn)(ProgrammableinterconnectPoint，PIP)連接，以及同一重復(fù)單元內(nèi)SM間的金屬線(xiàn)；而擴(kuò)展連接主要是不同重復(fù)單元間的金屬線(xiàn)，對(duì)于這類(lèi)連線(xiàn)，以如圖2虛線(xiàn)連接所示的方式，根據(jù)重復(fù)特征，將實(shí)際的擴(kuò)展連線(xiàn)等效成虛擬的內(nèi)部連線(xiàn)；4)構(gòu)建局部配置模型如圖3所示，定義其中的狀態(tài)S，以最小重復(fù)單元的抽象連接關(guān)系構(gòu)成的二維矩陣表示，首先對(duì)單元內(nèi)所有SM的PIP端點(diǎn)進(jìn)行統(tǒng)一編號(hào)(1，…，N)，構(gòu)建N*N的狀態(tài)矩陣，對(duì)端點(diǎn)間存在PIP連接的賦值1，存在金屬線(xiàn)連接(包括虛擬連接)的賦值-1，其余無(wú)連接關(guān)系的賦值0，由此得到初始狀態(tài)S；5)定義局部配置模型中的動(dòng)作A，將選擇金屬線(xiàn)的動(dòng)作單獨(dú)定義為T(mén)o_wire；而對(duì)選擇PIP的動(dòng)作，則根據(jù)PIP后續(xù)連接的金屬線(xiàn)類(lèi)型定義動(dòng)作，例如To_single/To_double、To_hex、To_long、To_others等，特別的，當(dāng)選擇的連線(xiàn)到達(dá)CLB終點(diǎn)時(shí)，定義該動(dòng)作為T(mén)o_end。構(gòu)建每個(gè)動(dòng)作對(duì)應(yīng)的連線(xiàn)集合，用于配置模型的實(shí)現(xiàn)；6)定義局部配置模型中的立即回本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
1.一種FPGA互聯(lián)資源的優(yōu)化配置生成方法，其特征在于，包括如下步驟：1)根據(jù)功能特性，將互聯(lián)資源的測(cè)試用配置的生成分為給芯片提供激勵(lì)信號(hào)的全局配置和從激勵(lì)信號(hào)端出發(fā)的局部配置兩個(gè)部分，并分別進(jìn)行配置；2)對(duì)激勵(lì)部分的全局配置實(shí)現(xiàn)，首先對(duì)芯片中的金屬線(xiàn)進(jìn)行分類(lèi)，提取可實(shí)現(xiàn)整個(gè)芯片內(nèi)連接的全局金屬線(xiàn)，進(jìn)行分組操作，并以簡(jiǎn)單的重復(fù)連接實(shí)現(xiàn)從IOB到芯片內(nèi)部的激勵(lì)施加，得到全局連接后的最小重復(fù)單元，用于局部配置部分的優(yōu)化和自動(dòng)生成；3)根據(jù)最小重復(fù)單元構(gòu)建抽象連接關(guān)系，包含最小重復(fù)單元內(nèi)的基礎(chǔ)連接關(guān)系和最小重復(fù)單元間的擴(kuò)展連接關(guān)系，基礎(chǔ)連接關(guān)系主要包括開(kāi)關(guān)矩陣(Switch?Matrix,以下簡(jiǎn)稱(chēng)SM)內(nèi)部相關(guān)的全局互聯(lián)資源和局部互聯(lián)資源，以及重復(fù)單元內(nèi)的SM間的金屬互聯(lián)線(xiàn)，擴(kuò)展連接關(guān)系則表征不同重復(fù)單元間的金屬互連線(xiàn)信息；4)定義局部配置模型中的智能體(Agent)實(shí)現(xiàn)DQN算法所需的元素，包括抽象連接關(guān)系構(gòu)成的狀態(tài)矩陣S，不同連線(xiàn)類(lèi)型構(gòu)成的動(dòng)作A，立即回報(bào)R和動(dòng)作值函數(shù)Q(S,A)以及擬合映射關(guān)系的CNN結(jié)構(gòu)等；5)定義局部配置模型中的環(huán)境規(guī)則，包括全局激勵(lì)組選擇機(jī)制、根據(jù)智能體提供的動(dòng)作A給出有效連線(xiàn)、狀態(tài)跳轉(zhuǎn)、終態(tài)判斷、防沖突記錄、立即回報(bào)和新的狀態(tài)等；6)根據(jù)DQN算法在線(xiàn)訓(xùn)練模型的CNN網(wǎng)絡(luò)參數(shù)，以提高自動(dòng)配置的效率，該過(guò)程包括智能體根據(jù)狀態(tài)S給出最優(yōu)動(dòng)作A，環(huán)境根據(jù)動(dòng)作A的選擇實(shí)現(xiàn)狀態(tài)跳轉(zhuǎn)并給出立即回報(bào)給智能體，同時(shí)根據(jù)這些配置案例訓(xùn)練更新CNN參數(shù)等；7)根據(jù)訓(xùn)練好的CNN參數(shù)進(jìn)行自動(dòng)化配置生成，并將配置從最小重復(fù)單元擴(kuò)展到整個(gè)芯片，添加所需全局激勵(lì)和邏輯塊配置信息，從而得到測(cè)試用配置。...

【技術(shù)特征摘要】
1.一種FPGA互聯(lián)資源的優(yōu)化配置生成方法，其特征在于，包括如下步驟：1)根據(jù)功能特性，將互聯(lián)資源的測(cè)試用配置的生成分為給芯片提供激勵(lì)信號(hào)的全局配置和從激勵(lì)信號(hào)端出發(fā)的局部配置兩個(gè)部分，并分別進(jìn)行配置；2)對(duì)激勵(lì)部分的全局配置實(shí)現(xiàn)，首先對(duì)芯片中的金屬線(xiàn)進(jìn)行分類(lèi)，提取可實(shí)現(xiàn)整個(gè)芯片內(nèi)連接的全局金屬線(xiàn)，進(jìn)行分組操作，并以簡(jiǎn)單的重復(fù)連接實(shí)現(xiàn)從IOB到芯片內(nèi)部的激勵(lì)施加，得到全局連接后的最小重復(fù)單元，用于局部配置部分的優(yōu)化和自動(dòng)生成；3)根據(jù)最小重復(fù)單元構(gòu)建抽象連接關(guān)系，包含最小重復(fù)單元內(nèi)的基礎(chǔ)連接關(guān)系和最小重復(fù)單元間的擴(kuò)展連接關(guān)系，基礎(chǔ)連接關(guān)系主要包括開(kāi)關(guān)矩陣(SwitchMatrix,以下簡(jiǎn)稱(chēng)SM)內(nèi)部相關(guān)的全局互聯(lián)資源和局部互聯(lián)資源，以及重復(fù)單元內(nèi)的SM間的金屬互聯(lián)線(xiàn)，擴(kuò)展連接關(guān)系則表征不同重復(fù)單元間的金屬互連線(xiàn)信息；4)定義局部配置模型中的智能體(Agent)實(shí)現(xiàn)DQN算法所需的元素，包括抽象連接關(guān)系構(gòu)成的狀態(tài)矩陣S，不同連線(xiàn)類(lèi)型構(gòu)成的動(dòng)作A，立即回報(bào)R和動(dòng)作值函數(shù)Q(S,A)以及擬合映射關(guān)系的CNN結(jié)構(gòu)等；5)定義局部配置模型中的環(huán)境規(guī)則，包括全局激勵(lì)組選擇機(jī)制、根據(jù)智能體提供的動(dòng)作A給出有效連線(xiàn)、狀態(tài)跳轉(zhuǎn)、終態(tài)判斷、防沖突記錄、立即回報(bào)和新的狀態(tài)等；6)根據(jù)DQN算法在...

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：許世陽(yáng)，阮?lèi)?ài)武，秦亮，史傲凱，
申請(qǐng)(專(zhuān)利權(quán))人：電子科技大學(xué)，
類(lèi)型：發(fā)明
國(guó)別省市：四川,51