The invention relates to a method of data processing and the encoder, the encoder configuration encoding matrix encoding algorithm is used for encoding the target data treatment, the encoding matrix comprises a first matrix and second matrix, third matrix, the encoder includes: buffer and register, and with the buffer and the arithmetic unit, the register is connected among them, the buffer cache for the first and second matrix matrix; the register is used to store the third matrix; the operation is used to obtain the first second matrix and the matrix from the cache, and from the register to obtain the third matrix, and according to the first and the second matrix matrix and the third the target data matrix, to get the check code encoding.
【技術實現步驟摘要】
數據處理的方法以及編碼器
本公開涉及數據處理領域,具體地,涉及一種數據處理的方法以及編碼器。
技術介紹
在對數據進行編碼的過程中,需要通過編碼矩陣完成數據的編碼,現有的編碼矩陣中的矩陣數據是存儲在編碼器不同的存儲空間(如不同的緩存器)中,這樣,在對待編碼的目標數據進行編碼時,需要從不同的存儲空間中獲取相應的矩陣數據,從而對待編碼的目標數據進行編碼運算。但是,由于矩陣數據存儲在不同的存儲空間中,因此在進行編碼運算時,需要從不同的存儲空間中獲取矩陣數據,從而增加了編碼運算的復雜度,導致編碼效率較低。
技術實現思路
本公開的目的是提供一種數據處理的方法以及編碼器,能夠提高數據編碼的效率。為了實現上述目的,本公開提供一種編碼器,所述編碼器配置有用于對待編碼的目標數據進行編碼運算的編碼矩陣,所述編碼矩陣包括第一矩陣和第二矩陣以及第三矩陣,所述編碼器包括:緩存器和寄存器,以及分別與所述緩存器和所述寄存器連接的運算器,其中,所述緩存器,用于緩存所述第一矩陣和第二矩陣;所述寄存器,用于存儲所述第三矩陣;所述運算器,用于從所述緩存器獲取所述第一矩陣和第二矩陣,并從所述寄存器獲取所述第三矩陣,并根據獲取的所述第一矩陣和所述第二矩陣以及所述第三矩陣,對所述目標數據進行編碼得到校驗碼。可選地,所述緩存器,用于緩存所述第一矩陣和第四矩陣,所述第四矩陣為所述第二矩陣拆分后得到的矩陣。可選地,所述運算器包括與所述緩存器連接的第一運算器和與所述寄存器連接的第二運算器,所述第一運算器與所述第二運算器連接,所述編碼器還包括分別與所述第一運算器和所述第二運算器連接的臨時存儲器;所述第一運算器,用于 ...
【技術保護點】
一種編碼器,所述編碼器配置有用于對待編碼的目標數據進行編碼運算的編碼矩陣,所述編碼矩陣包括第一矩陣和第二矩陣以及第三矩陣,其特征在于,所述編碼器包括:緩存器和寄存器,以及分別與所述緩存器和所述寄存器連接的運算器,其中,所述緩存器,用于緩存所述第一矩陣和第二矩陣;所述寄存器,用于存儲所述第三矩陣;所述運算器,用于從所述緩存器獲取所述第一矩陣和第二矩陣,并從所述寄存器獲取所述第三矩陣,并根據獲取的所述第一矩陣和所述第二矩陣以及所述第三矩陣,對所述目標數據進行編碼得到校驗碼。
【技術特征摘要】
1.一種編碼器,所述編碼器配置有用于對待編碼的目標數據進行編碼運算的編碼矩陣,所述編碼矩陣包括第一矩陣和第二矩陣以及第三矩陣,其特征在于,所述編碼器包括:緩存器和寄存器,以及分別與所述緩存器和所述寄存器連接的運算器,其中,所述緩存器,用于緩存所述第一矩陣和第二矩陣;所述寄存器,用于存儲所述第三矩陣;所述運算器,用于從所述緩存器獲取所述第一矩陣和第二矩陣,并從所述寄存器獲取所述第三矩陣,并根據獲取的所述第一矩陣和所述第二矩陣以及所述第三矩陣,對所述目標數據進行編碼得到校驗碼。2.根據權利要求1所述的編碼器,其特征在于,所述緩存器,用于緩存所述第一矩陣和第四矩陣,所述第四矩陣為所述第二矩陣拆分后得到的矩陣。3.根據權利要求1所述的編碼器,其特征在于,所述運算器包括與所述緩存器連接的第一運算器和與所述寄存器連接的第二運算器,所述第一運算器與所述第二運算器連接,所述編碼器還包括分別與所述第一運算器和所述第二運算器連接的臨時存儲器;所述第一運算器,用于獲取所述目標數據,并從所述緩存器中獲取所述第一矩陣和第二矩陣,并根據所述第一矩陣和第二矩陣進行編碼處理,并向所述臨時存儲器輸出第一處理結果;所述第二運算器,用于從所述寄存器中獲取所述第三矩陣,并根據所述第三矩陣進行編碼處理,并向所述臨時存儲器輸出第二處理結果;所述臨時存儲器,用于存儲所述第一處理結果和所述第二處理結果得到所述校驗碼。4.根據權利要求3所述的編碼器,其特征在于,所述第一矩陣包括第一子矩陣和第二子矩陣,所述第一子矩陣的寬度與所述目標數據的數據長度相同;所述第一運算器,用于從所述緩存器中獲取所述第一子矩陣,并根據所述第一子矩陣進行編碼運算得到第一運算結果,并將所述第一運算結果發送至所述第二運算器;所述第二運算器,用于從所述寄存器中獲取所述第三矩陣,并根據所述第三矩陣和接收的第一運算結果進行編碼運算得到第二處理結果,并將所述第二處理結果存儲至所述臨時存儲器,并將所述第二處理結果發送至所述第一運算器;所述第一運算器,還用于從所述緩存器中獲取所述第二子矩陣和第二矩陣,根據所述第一運算結果和獲...
【專利技術屬性】
技術研發人員:郭江偉,
申請(專利權)人:北京聯想核芯科技有限公司,
類型:發明
國別省市:北京,11
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。