一種集成肖特基二極管的SiC雙溝槽型MOSFET器件及其制備方法技術(shù)

本發(fā)明專利技術(shù)公開了一種集成肖特基二極管的SiC雙溝槽型MOSFET器件，該SiC雙溝槽型MOSFET器件有源區(qū)的原胞結(jié)構(gòu)中設(shè)置有兩個溝槽，分別是設(shè)置在原胞結(jié)構(gòu)中心的柵溝槽和柵溝槽的外圍的源溝槽；柵溝槽和源溝槽的底部四周均進(jìn)行了與漂移區(qū)相反導(dǎo)電類型的摻雜；在源溝槽底部的中心區(qū)域，設(shè)置有肖特基接觸，形成與源極電連通的肖特基二極管；在源溝槽底部四周與漂移區(qū)相反導(dǎo)電類型摻雜區(qū)域形成歐姆接觸；兩個溝槽的深度都大于所述p基區(qū)。本申請采用源和柵雙溝槽結(jié)構(gòu)，并且在柵溝槽底部和源溝槽的底部四周進(jìn)行與漂移區(qū)相反導(dǎo)電類型的摻雜，實現(xiàn)對MOS柵的屏蔽，增加?xùn)诺目煽啃浴Ｍ瑫r可以屏蔽基區(qū)的電場，防止基區(qū)的穿通；且集成了具有高浪涌能力的MPS肖特基二極管。

SiC groove type MOSFET device and a preparation method of an integrated Schottky diode

The invention discloses a SiC groove type MOSFET device with an integrated Schottky diode, two grooves set cell structure of the SiC groove type MOSFET device of the active region, are arranged on the periphery of the cell source trench structure center gate trench and the trench gate; gate trench trench around the bottom and the source were carried out and the drift region of the opposite conductivity type doped region in the center; the source is arranged at the bottom of the trench, Schottky contact, the formation and the source electrode of Schottky diode is connected in the bottom of the trench around the source; and the drift region opposite conductivity type doped region formed ohmic contact; two groove depth is larger than that of the P base. In this application, a source and gate double trench structure is adopted, and at the bottom of the grid trench and the bottom of the source trench, the doping of the conductive type is carried out opposite to the drift zone, so as to shield the MOS grid and increase the reliability of the grid. At the same time, the electric field of the base region can be shielded to prevent the penetration of the base region; and a MPS Schottky diode with high surge capability is integrated.

【技術(shù)實現(xiàn)步驟摘要】
一種集成肖特基二極管的SiC雙溝槽型MOSFET器件及其制備方法
本專利技術(shù)屬于半導(dǎo)體領(lǐng)域，具體涉及一種集成肖特基二極管的SiC雙溝槽型MOSFET器件及其制備方法。
技術(shù)介紹
SiCU型溝槽MOSFET(UMOSFET)具有很多優(yōu)勢，如p基區(qū)可以用外延生長形成，消除了離子注入形成p基區(qū)時缺陷帶來的影響，具有更好的MOS柵質(zhì)量和溝道遷移率，以及更容易控制溝道長度。另外，溝槽型MOSFET的原胞結(jié)構(gòu)(組成器件有源區(qū)的基本單元)可以做到更小，電流密度更高，特別對于SiC材料昂貴的價格，可顯著的降低芯片成本。但是UMOSFET存在溝槽底部電場集中，以致柵介質(zhì)可靠性差的問題。如圖1所示，為一種常規(guī)的n溝道UMOSFET原胞結(jié)構(gòu)的示意圖，在關(guān)斷狀態(tài)下，加在漏極上的高壓就會作用在漂移層上，溝槽底部的A點將是電場最集中的地方，而介質(zhì)中的電場強度是SiC中的2-3倍，導(dǎo)致溝槽底部的柵介質(zhì)容易被擊穿，可靠性差。另一方面，在很多的應(yīng)用情況下，如在全橋應(yīng)用中，晶體管需要反并聯(lián)一個續(xù)流二極管一起工作，如目前常用的硅IGBT模塊，都反并聯(lián)了硅快恢復(fù)二極管作為續(xù)流二極管。如果在一個器件中集成了續(xù)流二極管，那么不僅提高了芯片的集成度和可靠性，同時也有效的降低了芯片成本。
技術(shù)實現(xiàn)思路
針對現(xiàn)有技術(shù)中存在的問題，本專利技術(shù)的目的在于提供一種集成肖特基二極管的SiC雙溝槽型MOSFET器件，其有效解決了現(xiàn)有技術(shù)中存在的問題。本專利技術(shù)的另一目的在于提供一種制作集成肖特基二極管的SiC雙溝槽型MOSFET器件的方法。為實現(xiàn)上述目的，本專利技術(shù)采用以下技術(shù)方案：一種集成肖特基二極管的SiC雙溝槽型MOSFET器件，所述SiC雙溝槽型MOSFET器件有源區(qū)的原胞結(jié)構(gòu)從下至上依次為漏極、n+襯底、緩沖層、n-漂移層、p基區(qū)和n++層；在原胞結(jié)構(gòu)中設(shè)置有兩個溝槽，分別是設(shè)置在原胞結(jié)構(gòu)中心的柵溝槽和所述柵溝槽的外圍的源溝槽；所述柵溝槽和源溝槽的底部四周均進(jìn)行了與漂移區(qū)相反導(dǎo)電類型的摻雜；在源溝槽底部的中心區(qū)域，設(shè)置有肖特基接觸，形成與源極電連通的肖特基二極管；在源溝槽底部四周與漂移區(qū)相反導(dǎo)電類型摻雜區(qū)域形成歐姆接觸；兩個溝槽的深度都大于所述p基區(qū)。進(jìn)一步，所述柵溝槽下的p+區(qū)是懸浮的，即不與源極電連通。進(jìn)一步，所述柵溝槽下的p+區(qū)是與源極和所述p基區(qū)電連通的。進(jìn)一步，所述p基區(qū)的摻雜濃度在1E15-5E17cm-3之間，p基區(qū)的厚度為0.2-3μm。進(jìn)一步，所述n++層的摻雜濃度大于1E19cm-3，n++層的厚度為0.2-2μm。進(jìn)一步，所述p基區(qū)下方和所述柵溝槽、源溝槽的溝槽底部摻雜深度之間的區(qū)域的摻雜濃度比所述n-漂移層高。進(jìn)一步，所述源溝槽的溝槽底部的p型摻雜區(qū)與所述p基區(qū)通過源溝槽的側(cè)壁摻雜進(jìn)行電連通，即，源極也與p基區(qū)電連通。一種制備集成肖特基二極管的SiC雙溝槽型MOSFET器件的方法，所述方法包括如下步驟：1)在襯底上依次制備緩沖層、n-漂移層、p基區(qū)和n++層；2)在SiC表面做上圖形化的第一掩膜層，用CVD方法淀積，然后再用光刻刻蝕的方法形成SiO2圖形；用ICP方法刻蝕SiC溝槽，形成源、柵溝槽；同時也對結(jié)終端區(qū)和劃片區(qū)進(jìn)行刻蝕；3)在SiC表面做上第二掩膜層，作為后續(xù)注入的掩膜，進(jìn)行Al離子注入，在源溝槽的側(cè)壁和底部四周形成摻雜，注入的方向為垂直于晶圓方向和帶一設(shè)定傾角的方向；注入完成后去除第二掩膜層；4)在SiC表面做上第三掩膜層，淀積完成后用光刻的方法，在其他區(qū)域用膠作為第四掩膜層形成覆蓋保護(hù)，而在柵溝槽內(nèi)無光刻膠，同時在結(jié)終端區(qū)也形成場限環(huán)形式的膠掩膜；用ICP各項異性刻蝕，去除柵溝槽底部的SiO2介質(zhì)，而繼續(xù)保留柵溝槽側(cè)壁的SiO2介質(zhì)，保護(hù)柵溝道區(qū)；Al離子注入，在柵溝槽底部形成p+摻雜；注入完成后去除光刻膠和SiO2介質(zhì)，并進(jìn)行RCA清洗；在表面淀積一層石墨層，進(jìn)行高溫激活退火；用O2、N2等離子體刻蝕或者用熱氧化方法去除石墨層；5)用RCA和BOE清洗，進(jìn)行犧牲氧化；用熱氧化的方法生長一層SiO2，用BOE腐蝕去除；再用熱氧化的方法生長柵介質(zhì)層，氧化后再在NO或N2O或POCl3氣氛中退火；用CVD方法淀積高摻雜多晶硅，或者先淀積無摻雜的多晶體，再用注入和退火的方法形成摻雜多晶硅；用多晶硅填充柵溝槽，對表面進(jìn)行平坦化；用光刻的方法形成膠掩膜，刻蝕掉柵溝槽外的多晶硅，形成多晶體柵極；6)淀積隔離鈍化層，用光刻刻蝕的方法去除源溝槽及歐姆接觸區(qū)域的介質(zhì)，保留柵多晶硅上的介質(zhì)，形成柵與源的隔離。在源歐姆接觸區(qū)淀積歐姆接觸金屬，在背面淀積歐姆接觸金屬，在真空或惰性氣氛下進(jìn)行快速熱退火，分別形成源、漏歐姆接觸；7)用PVD方法淀積肖特基金屬，用光刻再刻蝕的方法去掉源溝槽和歐姆接觸區(qū)外其他區(qū)域的金屬，再進(jìn)行熱退火，形成源溝槽底部中間區(qū)域的肖特基接觸，同時對于周邊高摻雜p+區(qū)能夠形成歐姆接觸；8)做上厚的電極金屬，源極與肖特基金屬電連通，電極壓塊金屬在原胞上方，通過隔離鈍化層與柵極隔離；背面做上厚的電極金屬；最后做上一層厚鈍化層，并開窗口，露出源、柵壓塊金屬的焊接區(qū)。進(jìn)一步，步驟1)中的所述襯底為高摻雜低電阻的n+層，濃度大于1E18cm-3，所述緩沖層的厚度為1-2μm；所述漂移層的濃度在1E14-1E17cm-3之間，厚度大于5μm；所述p基區(qū)的摻雜濃度在1E15-5E17cm-3之間，厚度為0.2-3μm；所述n++層的濃度大于1E19cm-3，厚度大于0.2μm。進(jìn)一步，其特征在于，步驟2)中所述第一掩膜層為SiO2，厚度為2-4μm，所述源、柵溝槽的深度大于n++層和p基區(qū)的厚度之和，為1-4μm；柵溝槽的寬度為0.5-2μm，源溝槽的寬度為2.5-10μm，用SiO2掩膜刻蝕SiC的選擇比大于3。進(jìn)一步，步驟3)中所述摻雜區(qū)濃度大于1E18cm-3，表面濃度大于1E19cm-3，深度為大于0.35μm。進(jìn)一步，步驟4)中柵溝槽底部形成的p+摻雜濃度大于1E18cm-3，深度為大于0.35μm；所述石墨層的厚度為10-100nm；高溫激活退火的退火溫度大于1600℃，時間大于3分鐘。進(jìn)一步，步驟5)中熱氧化的方法生長的SiO2厚度為10-100nm；熱氧化的溫度為1200℃-1500℃之間，熱氧化在O2氛圍中進(jìn)行。進(jìn)一步，步驟6)中所述隔離鈍化層為使用CVD的方法淀積的SiO2或SiOxNy層，厚度大于0.5μm；快速熱退火的退火溫度為900-1100℃之間，時間為1分鐘至15分鐘之間；源、漏的歐姆接觸金屬為Ni或Ti/Ni。進(jìn)一步，步驟7)中所述肖特基金屬為Ti、Mo、Ni或Pt；熱退火的退火溫度為400-600℃，時間為5-30分鐘。進(jìn)一步，步驟8)中所述厚鈍化層為SiO2、Si3N4或聚酰亞胺。進(jìn)一步，步驟1)中所述n-漂移區(qū)與所述p基區(qū)之間還有一層JFET層，所述JFET層的濃度小于1E18cm-3，比n-漂移區(qū)高，厚度等于p基區(qū)到柵溝槽下p+區(qū)結(jié)深的距離。本專利技術(shù)具有以下有益技術(shù)效果：本申請采用源和柵雙溝槽結(jié)構(gòu)，并且在柵溝槽底部和源溝槽的底部四周進(jìn)行與漂移區(qū)相反導(dǎo)電類型的摻雜，實現(xiàn)對MOS柵的屏蔽，增加?xùn)诺目煽啃浴Ｍ瑫r可以屏蔽基區(qū)的電場，防止基區(qū)的穿通。在源溝槽底部的中心區(qū)域做上肖特基接觸，與周邊相反導(dǎo)電類型摻雜本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點】
一種集成肖特基二極管的SiC雙溝槽型MOSFET器件，所述SiC雙溝槽型MOSFET器件有源區(qū)的原胞結(jié)構(gòu)從下至上依次為漏極、n+襯底、緩沖層、n?漂移層、p基區(qū)和n++層；其特征在于，在原胞結(jié)構(gòu)中設(shè)置有兩個溝槽，分別是設(shè)置在原胞結(jié)構(gòu)中心的柵溝槽和所述柵溝槽的外圍的源溝槽；所述柵溝槽和源溝槽的底部四周均進(jìn)行了與漂移區(qū)相反導(dǎo)電類型的摻雜；在源溝槽底部的中心區(qū)域，設(shè)置有肖特基接觸，形成與源極電連通的肖特基二極管；在源溝槽底部四周與漂移區(qū)相反導(dǎo)電類型摻雜區(qū)域形成歐姆接觸；兩個溝槽的深度都大于所述p基區(qū)。

【技術(shù)特征摘要】
1.一種集成肖特基二極管的SiC雙溝槽型MOSFET器件，所述SiC雙溝槽型MOSFET器件有源區(qū)的原胞結(jié)構(gòu)從下至上依次為漏極、n+襯底、緩沖層、n-漂移層、p基區(qū)和n++層；其特征在于，在原胞結(jié)構(gòu)中設(shè)置有兩個溝槽，分別是設(shè)置在原胞結(jié)構(gòu)中心的柵溝槽和所述柵溝槽的外圍的源溝槽；所述柵溝槽和源溝槽的底部四周均進(jìn)行了與漂移區(qū)相反導(dǎo)電類型的摻雜；在源溝槽底部的中心區(qū)域，設(shè)置有肖特基接觸，形成與源極電連通的肖特基二極管；在源溝槽底部四周與漂移區(qū)相反導(dǎo)電類型摻雜區(qū)域形成歐姆接觸；兩個溝槽的深度都大于所述p基區(qū)。2.根據(jù)權(quán)利要求1所述的集成肖特基二極管的SiC雙溝槽型MOSFET器件，其特征在于，所述柵溝槽下的p+區(qū)是懸浮的，即不與源極電連通。3.根據(jù)權(quán)利要求1所述的集成肖特基二極管的SiC雙溝槽型MOSFET器件，其特征在于，所述柵溝槽下的p+區(qū)是與源極和所述p基區(qū)電連通的。4.根據(jù)權(quán)利要求1所述的集成肖特基二極管的SiC雙溝槽型MOSFET器件，其特征在于，所述p基區(qū)的摻雜濃度在1E15-5E17cm-3之間，p基區(qū)的厚度為0.2-3μm。5.根據(jù)權(quán)利要求1所述的集成肖特基二極管的SiC雙溝槽型MOSFET器件，其特征在于，所述n++層的摻雜濃度大于1E19cm-3，n++層的厚度為0.2-2μm。6.根據(jù)權(quán)利要求1所述的集成肖特基二極管的SiC雙溝槽型MOSFET器件，其特征在于，所述p基區(qū)下方和所述柵溝槽、源溝槽的溝槽底部摻雜深度之間的區(qū)域的摻雜濃度比所述n-漂移層高。7.根據(jù)權(quán)利要求1所述的集成肖特基二極管的SiC雙溝槽型MOSFET器件，其特征在于，所述源溝槽的溝槽底部的p型摻雜區(qū)與所述p基區(qū)通過源溝槽的側(cè)壁摻雜進(jìn)行電連通，即，源極也與p基區(qū)電連通。8.一種制備權(quán)利要求1-7任一所述的集成肖特基二極管的SiC雙溝槽型MOSFET器件的方法，其特征在于，所述方法包括如下步驟：1)在襯底上依次制備緩沖層、n-漂移層、p基區(qū)和n++層；2)在SiC表面做上圖形化的第一掩膜層，用CVD方法淀積，然后再用光刻刻蝕的方法形成SiO2圖形；用ICP方法刻蝕SiC溝槽，形成源、柵溝槽；同時也對結(jié)終端區(qū)和劃片區(qū)進(jìn)行刻蝕；3)在SiC表面做上第二掩膜層，作為后續(xù)注入的掩膜，進(jìn)行Al離子注入，在源溝槽的側(cè)壁和底部四周形成摻雜，注入的方向為垂直于晶圓方向和帶一設(shè)定傾角的方向；注入完成后去除第二掩膜層；4)在SiC表面做上第三掩膜層，淀積完成后用光刻...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：倪煒江，徐妙玲，盧小東，
申請(專利權(quán))人：北京世紀(jì)金光半導(dǎo)體有限公司，
類型：發(fā)明
國別省市：北京,11