一種大功率槽柵門級T?MOSFET結構設計制造技術

本發(fā)明專利技術提供一種大功率槽柵門級T?MOSFET結構設計，所述T?MOSFET中槽柵門級的轉角區(qū)域為子階梯構成的階梯狀結構。本發(fā)明專利技術所述的大功率槽柵門級T?MOSFET結構設計降低了寬禁帶材料T?MOSFET槽柵門級結構的槽柵氧化層?半導體界面等效曲率，進而大幅降低槽柵門級結構轉角區(qū)域的最大電場強度，降低內部雪崩擊穿的可能性，提高寬禁帶材料T?MOSFET槽柵門級結構和器件整體的可靠性和穩(wěn)定性。

Design of a high power level T MOSFET gate slot structure

The invention provides a high power level T groove gate MOSFET structure design, ladder shaped structure of the gate groove angle region level T in MOSFET for a ladder. The high power level T MOSFET gate slot structure design reduces the wide band gap material T MOSFET groove gate structure slot gate oxide semiconductor interface equivalent curvature, thereby significantly reducing the maximum electric field strength groove gate structure corner area, reduce the possibility of internal avalanche breakdown, improve the reliability and stability of wide T MOSFET groove gate band gap material structure and the whole device.

【技術實現步驟摘要】
一種大功率槽柵門級T-MOSFET結構設計
本專利技術屬于大功率半導體
，具體涉及一種針對寬禁帶材料大功率槽柵門級T-MOSFET結構設計。
技術介紹
新型寬禁帶半導體材料如碳化硅和氮化鎵等可大幅提高半導體器件性能，但同時在器件設計和工藝上也帶來諸多挑戰(zhàn)。寬禁帶材料MOSFET(如碳化硅MOSFET)是一種高性能大功率可控開關功率半導體器件，具有關斷狀態(tài)下漏電流小、開通狀態(tài)下導通損耗低、開關速度快、工作頻率高、最高運行溫度高等優(yōu)點。采用寬禁帶材料MOSFET可使變頻器開關頻率提升，整體損耗降低，并可降低對電容等儲能元件的需求，達到降低變頻器成本并提高性能的優(yōu)勢。目前寬禁帶材料大功率MOSFET主要有兩種門級結構：平面門級的平面柵D-MOS結構，對應D-MOSFET器件，以及垂直門級的槽柵T-MOS結構，對應T-MOSFET器件。在現有技術條件下，T-MOS結構相對于D-MOS結構在MOSFET中可獲得更低的導通阻抗，并可實現更高的溝道密度。使用T-MOS結構的MOSFET可實現更高的可用電流密度。高性能寬禁帶材料MOSFET內部在阻斷高電壓狀態(tài)下會產生高強度電場，其中電場最強處在器件內部反向偏置的P-N結界面區(qū)域。T-MOSFET有N型溝道的N-MOS結構和P型溝道的P-MOS結構。對于N型溝道的N-MOS結構這一界面為反向偏置的N-漂移區(qū)/P-阱結，對于P型溝道的P-MOS結構這一界面為反向偏置的N-阱/P-漂移區(qū)結。在T-MOSFET的N-MOS結構中，T-MOS的轉角區(qū)域一般位于N-漂移區(qū)/P-阱界面附近，會受到這一區(qū)域高強度電場的影響。傳統(tǒng)T-MOS設計為單一轉角結構，這一轉角結構受制造過程中刻蝕工藝的限制一般會形成較大的轉角曲率，而T-MOS結構在大曲率轉角下會進一步提高其轉角區(qū)域的電場強度，對器件可靠性帶來負面影響。同時，T-MOS轉角區(qū)域受刻蝕工藝限制在實際生產中不可避免會產生局部缺陷。這些局部缺陷在高電場強度下會產生局部擊穿，也會對器件的可靠性會帶來負面影響。這一問題的傳統(tǒng)解決方案為加厚T-MOS結構中氧化層的厚度，但這一方案會使T-MOS結構在導通狀態(tài)下吸引電子形成導電溝道的能力降低，使得T-MOS結構的導通阻抗增大并降低溝道的飽和電流密度，降低T-MOSFET的可用電流密度，在浪涌或過電流條件下發(fā)熱量更高、可靠性降低。若需要達到同樣的導通阻抗，T-MOSFET芯片面積需要增加，則同樣電壓電流等級的芯片成本將提高。同時，由于寬禁帶材料缺乏自然氧化特性，寬禁帶材料器件的氧化層形成需要使用沉積方式，這種方式本身的生產速率較低，而更厚的氧化層會進一步降低器件的生產效率。一種理論上的解決方案為加深T-MOS的深度，使得T-MOS轉角區(qū)域遠離反偏P-N結附近的高電場區(qū)域。但這一方案并不具有實用性。其原因為T-MOS的深度受到刻蝕和氧化層生長工藝的限制，過深的深度無法保證溝槽壁的平整度。同時由于寬禁帶材料不具備自然氧化能力，絕緣氧化層的成形成需要通過沉積的方式實現，而氧化層的沉積分布均勻性和品質隨著溝槽的深度下降而降低，過深的T-MOS深度無法保證合格的氧化層形成。基于以上兩點，加深T-MOS深度并不具有實用性。第二種理論上的解決方案為降低P-阱的深度，使得T-MOS轉角區(qū)域遠離反偏P-N結附近的高電場區(qū)域。這一方案同樣不具備實用性。其原因為P-阱l深度受到N+源區(qū)域限制，降低P-阱深度會使得在阻斷高電壓狀態(tài)下N+源區(qū)域的電子更容易擴散至耗盡區(qū)，提高穿通擊穿的可能性，對器件的可靠性有致命的負面影響。
技術實現思路
本專利技術為了解決在不影響T-MOSFET導通性能的前提下降低同樣阻斷電壓下P-阱或N-阱轉角區(qū)域的最大電場強度的問題，提供一種大功率槽柵門級T-MOSFET結構設計。為了解決上述問題，本專利技術采用的技術方案如下所述：一種大功率槽柵門級T-MOSFET結構設計，所述T-MOSFET中槽柵門級的轉角區(qū)域為子階梯構成的階梯狀結構。優(yōu)選地，所述階梯狀結構至少包括2個子階梯。優(yōu)選地，所述每個子階梯的轉角曲率相同或不同。優(yōu)選地，所述子階梯中位于槽柵門級最深處的子階梯弧度曲率最小。優(yōu)選地，所述子階梯的外輪廓形狀相同或不同。優(yōu)選地，所述子階梯的外輪廓為弧形、曲線形、折線形或這三類形狀的任意組合。優(yōu)選地，所述子階梯的數量k需滿足[0.5μm*(k-1)]<Wmin；所述Wmin為所述槽柵門級的總深度Wy和總寬度Wx的中的較小值。優(yōu)選地，所述子階梯為深度和寬度相同的單一子階梯。優(yōu)選地，所述每個子階梯的深度和/或寬度不同，深度不超過Wy/k，寬度不超過Wx/k。優(yōu)選地，其特征在于，所述階梯狀結構通過至少兩次刻蝕形成。本專利技術的有益效果為：通過提供一種大功率槽柵門級T-MOSFET結構設計，所述T-MOSFET中槽柵門級的轉角區(qū)域為子階梯構成的階梯狀結構，降低了寬禁帶材料T-MOSFET槽柵門級結構的槽柵氧化層-半導體界面等效曲率，進而大幅降低槽柵門級結構轉角區(qū)域的最大電場強度，降低內部雪崩擊穿的可能性，提高寬禁帶材料T-MOSFET槽柵門級結構和器件整體的可靠性和穩(wěn)定性。進一步的，在達到降低寬禁帶材料T-MOSFET槽柵門級轉角區(qū)域的電場強度的效果時，無需增加寬禁帶材料T-MOSFET的槽柵門級氧化層厚度，可避免寬禁帶材料T-MOSFET的導通阻抗升高，并可通過合理的子階梯布局使得寬禁帶材料T-MOSFET的導通阻抗下降，提高同樣電壓等級下T-MOSFET的可用導通電流密度及浪涌電流性能，并提高晶圓利用率。附圖說明圖1是本專利技術實施例1的現有技術中的T-MOSFET結構示意圖。圖2是本專利技術實施例1的大功率槽柵門級T-MOSFET結構設計示意圖。圖3-1是本專利技術實施例1的又一種大功率槽柵門級T-MOSFET結構設計示意圖。圖3-2是本專利技術實施例1的再一種大功率槽柵門級T-MOSFET結構設計示意圖。圖4是本專利技術實施例2的大功率槽柵門級T-MOSFET的結構設計的結構示意圖。圖5是本專利技術實施例3的大功率槽柵門級T-MOSFET的結構設計的結構示意圖。圖6是本專利技術實施例4的一種大功率槽柵門級T-MOSFET的結構設計的結構示意圖。其中1-P-阱，2-槽柵門級轉角區(qū)，3-N+源區(qū)，4-源級，5-門級，6-絕緣層，7-N-漂移區(qū)，8-漏級，9-1、9-2、9-3為保護層。具體實施方式下面結合附圖通過具體實施例對本專利技術進行詳細的介紹，以使更好的理解本專利技術，但下述實施例并不限制本專利技術范圍。另外，需要說明的是，下述實施例中所提供的圖示僅以示意方式說明本專利技術的基本構思，附圖中僅顯示與本專利技術中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的形狀、數量及比例可為一種隨意的改變，且其組件布局形態(tài)也可能更為復雜。實施例1如圖1所示，是現有技術中的槽柵門級T-MOSFET結構，其為N-MOS結構，如圖所示1為P-阱，2為槽柵門級轉角區(qū)，3為N+源區(qū)，4為源級，5為門級，6為絕緣層，7為N-漂移區(qū)，8為漏級。其槽柵門級轉角區(qū)2為單一轉角結構，這一轉角結構受制造過程中刻蝕工藝的限制一般會形成較大的轉角曲率，而槽柵門級在大曲率轉角下會進一步提高其轉角區(qū)域的電場強度，對器件可靠性帶來負面影響。同時，槽柵門本文檔來自技高網...

【技術保護點】
一種大功率槽柵門級T?MOSFET結構設計，其特征在于，所述T?MOSFET中槽柵門級的轉角區(qū)域為子階梯構成的階梯狀結構。

【技術特征摘要】
1.一種大功率槽柵門級T-MOSFET結構設計，其特征在于，所述T-MOSFET中槽柵門級的轉角區(qū)域為子階梯構成的階梯狀結構。2.如權利要求1所述的大功率槽柵門級T-MOSFET結構設計，其特征在于，所述階梯狀結構至少包括2個子階梯。3.如權利要求1所述的大功率槽柵門級T-MOSFET結構設計，其特征在于，所述每個子階梯的轉角曲率相同或不同。4.如權利要求1所述的大功率槽柵門級T-MOSFET結構設計，其特征在于，所述子階梯中位于槽柵門級最深處的子階梯弧度曲率最小。5.如權利要求1所述的大功率槽柵門級T-MOSFET結構設計，其特征在于，所述子階梯的外輪廓形狀相同或不同。6.如權利要求1所述的大功率槽柵門級T-MOSFET結構設計，其特征在于，...

【專利技術屬性】
技術研發(fā)人員：張學強，張振中，和巍巍，汪之涵，
申請(專利權)人：深圳基本半導體有限公司，
類型：發(fā)明
國別省市：廣東,44