本發明專利技術提供一種大功率平面柵D?MOSFET結構設計，所述平面柵D?MOSFET為N?MOS結構或P?MOS結構，所述N?MOS結構的P?阱結構轉角區域為子階梯構成的階梯狀結構；所述P?MOS結構的N?阱結構轉角區域為子階梯構成的階梯狀結構。所述階梯狀結構降低了P?阱結構和N?阱結構轉角區域的等效界面曲率，從而降低了該區域的最大電場強度，降低D?MOSFET內部雪崩擊穿的可能性，改善D?MOSFET的可靠性，并提高D?MOSFET的整體可用性。
The design of MOSFET structure of a large power plane gate D
The present invention provides a structure design of MOSFET high-power planar gate D, the D MOSFET N planargate MOS P structure or MOS structure, ladder structure P wells corner region of the N MOS structure for a step ladder structure; N wells corner area the P domain MOS structure for a ladder. The ladder structure reduces the equivalent interface curvature P well structure and well structure N corner area, thereby reducing the maximum electric field strength in the region, reducing the possibility of D MOSFET internal avalanche breakdown, improve reliability of D MOSFET, and improve the overall D MOSFET availability.
【技術實現步驟摘要】
一種大功率平面柵D-MOSFET結構設計
本專利技術屬于大功率半導體
，具體涉及一種針對寬禁帶材料大功率平面柵D-MOSFET的結構設計。
技術介紹
新型寬禁帶半導體材料如碳化硅和氮化鎵等可大幅提高半導體器件性能，但同時在器件設計和工藝上也帶來諸多挑戰。寬禁帶材料MOSFET(如碳化硅MOSFET)是一種高性能大功率可控開關功率半導體器件，具有關斷狀態下漏電流小、開通狀態下導通損耗低、開關速度快、工作頻率高、最高運行溫度高等優點。采用寬禁帶材料MOSFET可使變頻器開關頻率提升，整體損耗降低，并可降低對電容等儲能元件的需求，達到降低變頻器成本并提高性能的優勢。目前寬禁帶材料大功率MOSFET主要有兩種門級結構：平面門級的平面柵D-MOS結構，對應D-MOSFET器件，以及垂直門級的槽柵T-MOS結構，對應T-MOSFET。在現有技術條件下，D-MOS結構的制造工藝相對T-MOS結構的制造工藝更為簡單成熟，制造成本相對更低，并且最終器件良品率更高。高性能寬禁帶材料MOSFET內部在阻斷高電壓狀態下會產生高強度電場，其中電場最強處在器件內部反向偏置的P-N結界面區域。MOSFET有N型溝道的N-MOS結構和P型溝道的P-MOS結構。對于N型溝道的N-MOS結構這一界面為反向偏置的N-漂移區/P-阱結，對于P型溝道的P-MOS結構這一界面為反向偏置的N-阱/P-漂移區結。常用的大功率半導體為N-MOS結構，受寬禁帶材料中摻雜原子不易擴散的限制，現有設計和制造工藝在形成P-阱區域時實現P-阱結構轉角區域曲率較大。這一大曲率轉角在D-MOSFET阻斷高電壓時會進一步提高P-阱轉角區域的電場強度，整個器件內部的最大強度電場會在這個區域產生。器件內部過高的電場強度使得器件內部發生雪崩擊穿的可能性更高，對D-MOSFET的可靠性會帶來負面影響。傳統解決方案為減小相鄰P-阱的間距，但這一方案會對D-MOSFET的通態性能帶來負面影響，使得D-MOSFET導通阻抗提高，增加發熱并降低可靠性。若需要達到同樣的導通阻抗，D-MOSFET芯片面積需要增加，則同樣電壓電流等級的芯片成本將提高。同樣的，對于P-MOS也存在這樣的問題。另一理論上的解決方法是降低P-阱的深度(或稱厚度)，但降低深度并不具備實用性。其原因為P-阱深度受到N+源區域限制，降低P-阱深度會使得在阻斷高電壓狀態下N+源區域的電子更容易擴散至耗盡區，提高穿通擊穿的可能性，對器件的可靠性有致命的負面影響。
技術實現思路
本專利技術為了解決在不影響D-MOSFET導通性能的前提下降低同樣阻斷電壓下P-阱或N-阱轉角區域的最大電場強度的問題，提供一種大功率平面柵D-MOSFET結構設計。為了解決上述問題，本專利技術采用如下技術方案：一種大功率平面柵D-MOSFET結構設計，所述平面柵D-MOSFET為N-MOS結構或P-MOS結構，所述N-MOS結構的P-阱結構轉角區域為子階梯構成的階梯狀結構；所述P-MOS結構的N-阱結構轉角區域為子階梯構成的階梯狀結構。優選地，所述階梯狀結構至少包括2個子階梯。優選地，所述每個子階梯的轉角曲率相同或不同。優選地，所述子階梯中位于最下方的子階梯弧度曲率最小。優選地，所述子階梯的外輪廓形狀相同或不同。優選地，所述子階梯的外輪廓為弧形、曲線形、折線形或這三類形狀的任意組合。優選地，所述子階梯的數量k需滿足[0.5μm*(k-1)]<Wmin；所述Wmin為所述P-阱結構或所述N-阱結構的總深度Wy和總寬度Wx的較小值。優選地，所述子階梯為深度和寬度均為0.5μm的單一子階梯。優選地，所述每個子階梯的深度和/或寬度不同，深度不超過Wy/k，寬度不超過Wx/k。優選地，所述階梯狀結構通過至少兩次掩模和/或保護層形成的離子注入窗進行離子注入形成，所述每次離子注入的注入能量不同，較大的離子注入窗配合較小能量的離子注入。本專利技術的有益效果為：大功率平面柵D-MOSFET結構設計，所述平面柵D-MOSFET為N-MOS結構或P-MOS結構，所述N-MOS結構的P-阱結構的轉角區域為階梯狀結構；所述P-MOS結構的N-阱結構的轉角區域為階梯狀結構。所述階梯狀結構降低了P-阱結構和N-阱結構轉角區域的等效界面曲率，從而降低了該區域的最大電場強度，降低D-MOSFET內部雪崩擊穿的可能性，改善D-MOSFET的可靠性，并提高D-MOSFET的整體可用性。進一步的，本專利技術所采用的大功率平面柵D-MOSFET結構設計在降低轉角區域電場強度時無需減小相鄰P-阱的間距，不會提高P-阱臨近區域的導通阻抗，不會對D-MOSFET的通態性能帶來不利影響；可進一步降低導通狀態下P-阱區域的電子路徑長度從而降低導通阻抗，提高同樣電壓等級下D-MOSFET的可用導通電流密度及浪涌電流性能，并提高晶圓利用率。附圖說明圖1是本專利技術實施例1的現有技術中的D-MOSFET結構示意圖。圖2是本專利技術實施例1的大功率平面柵D-MOSFET結構設計示意圖。圖3-1是本專利技術實施例1的又一種大功率平面柵D-MOSFET結構設計示意圖。圖3-2是本專利技術實施例1的再一種大功率平面柵D-MOSFET結構設計示意圖。圖4是本專利技術實施例2的大功率平面柵D-MOSFET的結構設計的結構示意圖。圖5是本專利技術實施例3的大功率平面柵D-MOSFET的結構設計的結構示意圖。圖6-1是本專利技術實施例4的一種大功率平面柵D-MOSFET的結構設計的結構示意圖。圖6-2是本專利技術實施例4的又一種大功率平面柵D-MOSFET的結構設計的結構示意圖。其中1-P-阱，2-P-阱轉角區，3-N+源區，4-源級，5-門級，6-絕緣層，7-N-漂移區，8-漏級，9-1、9-2、9-3、9-4、9-5均為掩模，10-離子注入時的角度。具體實施方式下面結合附圖通過具體實施例對本專利技術進行詳細的介紹，以使更好的理解本專利技術，但下述實施例并不限制本專利技術范圍。另外，需要說明的是，下述實施例中所提供的圖示僅以示意方式說明本專利技術的基本構思，附圖中僅顯示與本專利技術中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的形狀、數量及比例可為一種隨意的改變，且其組件布局形態也可能更為復雜。實施例1如圖1所示，是現有技術中的D-MOSFET結構。本實施例中，圖1所示平面柵D-MOSFET為N-MOS結構，其中1-P-阱，2-P-阱轉角區，3-N+源區，4-源級，5-門級，6-絕緣層，7-N-漂移區，8-漏級。D-MOSFET器件在阻斷高電壓時，如圖1所示的N-漂移區/P-阱形成的P-N結為反向偏置，在N-漂移區/P-阱界面附近產生很高強度的電場。這一電場在P-N結界面曲率大的區域增大，在D-MOSFET中最大強度電場在N-漂移區/P-阱界面的P-阱轉角區2出現。目前普遍使用的寬禁帶材料D-MOSFET設計中P-阱1區域由單一掩模進行離子注入。由于所使用寬禁帶材料摻雜原子擴散率受限，最終形成的P-阱轉角區2會出現局部大曲率。在D-MOSFET阻斷電壓時該大曲率轉角區域會形成很高強度的電場，這一電場尤其在高溫條件下更易形成雪崩擊穿，對D-MOSFET的可靠性產生負面影響。如圖2所示，是本實施例的大功率平面柵D-MOSFET結構設計。基本文檔來自技高網...
【技術保護點】
一種大功率平面柵D?MOSFET結構設計，所述平面柵D?MOSFET為N?MOS結構或P?MOS結構，其特征在于，所述N?MOS結構的P?阱結構轉角區域為子階梯構成的階梯狀結構；所述P?MOS結構的N?阱結構轉角區域為子階梯構成的階梯狀結構。
【技術特征摘要】
1.一種大功率平面柵D-MOSFET結構設計，所述平面柵D-MOSFET為N-MOS結構或P-MOS結構，其特征在于，所述N-MOS結構的P-阱結構轉角區域為子階梯構成的階梯狀結構；所述P-MOS結構的N-阱結構轉角區域為子階梯構成的階梯狀結構。2.如權利要求1所述的大功率平面柵D-MOSFET結構設計，其特征在于，所述階梯狀結構至少包括2個子階梯。3.如權利要求1所述的大功率平面柵D-MOSFET結構設計，其特征在于，所述每個子階梯的轉角曲率相同或不同。4.如權利要求1所述的大功率平面柵D-MOSFET結構設計，其特征在于，所述子階梯中位于最下方的子階梯弧度曲率最小。5.如權利要求1所述的大功率平面柵D-MOSFET結構設計，其特征在于，所述子階梯的外輪廓形狀相同或不同。6.如權利要求1所述的大功率平面柵D-MOSFET結構設計，其特征在于，所述子階梯的外...
【專利技術屬性】
技術研發人員：張學強，張振中，和巍巍，汪之涵，
申請(專利權)人：深圳基本半導體有限公司，
類型：發明
國別省市：廣東,44
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。