一種掃描鏈重定序方法技術

本發明專利技術實施例公開了一種掃描鏈重定序方法，應用于集成電路掃描測試技術領域。本發明專利技術實施例中，對構成掃描鏈的寄存器按照時鐘樹延遲由大到小進行排序，之后對排序進行分段、重組，對重組之后的掃描鏈進行鏈長計算、調整直至鏈長較短。本發明專利技術實施例能夠將寄存器之間的時鐘偏差考慮進來，可以在滿足相鄰寄存器之間的保持時間約束的情況下，盡量減少插入緩沖器的數目，可以減小掃描鏈占用的面積，緩解布線擁塞的問題，降低電路的整體功耗。對掃描鏈的測試時間和掃描覆蓋率沒有副作用，對設計的流程影響比較小。

A scanning chain reordering method

The embodiment of the invention discloses a scanning chain reordering method, which is applied to the scanning test technical field of integrated circuits. In one embodiment of the invention, the composition of the scan chain register in accordance with the clock tree delay from big to small order, after sorting of segmentation, reorganization, after the reorganization of the scan chain of chain length calculation, until the shorter chain length. The embodiment of the invention can be considered the clock deviation between the registers, can meet the time constraints between adjacent registers to keep the case, try to reduce the number of buffer insertion, scan chain can reduce the occupied area, alleviate the routing congestion problem, reducing the overall low power consumption circuit. There are no side effects on the scan time and scan coverage of the scan chain, and the impact on the design flow is small.

【技術實現步驟摘要】
一種掃描鏈重定序方法
本專利技術涉及集成電路測試
，尤其涉及一種掃描鏈重定序方法。
技術介紹
插入掃描鏈是集成電路可測性設計的重要方法，它將集成電路中的普通寄存器替換成掃描寄存器，并將掃描寄存器首尾連接，構成串行的掃描鏈，以實現附加的掃描測試功能。掃描鏈的插入會增加集成電路的面積和功耗開銷，并且在測試模式下，掃描鏈的數據通路還必須滿足建立時間、保持時間等時序檢查約束，由此所引入的緩沖器進一步增加了集成電路的面積和功耗開銷。對掃描鏈進行重定序是降低集成電路的面積和功耗的一種途徑，掃描鏈重定序方法是將掃描鏈上的掃描寄存器按照一定的順序，在不影響邏輯功能的前提下，進行重新連接，從而減少掃描鏈占用的面積及功耗。雖然現有的重定序方法在降低電路功耗方面取得了一定的成果，但是卻帶來了另外一個問題，即布線擁塞，而且隨著集成電路技術的發展，電路集成度越來越高，當集成電路設計的工藝節點縮小到65nm以下時，為滿足掃描鏈的建立時間、保持時間約束，掃描鏈上所需的緩沖器單元越來越多，導致的面積和功耗額外開銷越來越大，引起的布局布線擁塞問題越來越嚴重，從而對芯片的性能、功耗和面積造成不利影響。
技術實現思路
本專利技術從滿足掃描鏈的建立時間、保持時間等時序約束出發，提出一種掃描鏈重定序方法，這種方法可大幅度減少掃描鏈上所插入的緩沖器單元數量，達到減少布局布線擁塞以及降低面積和功耗開銷的目的。有鑒于此，本專利技術第一方面提供一種掃描鏈重定序方法，可包括：將掃描鏈中的所有寄存器按照在測試時鐘下的時鐘樹延遲從大到小排序，組成寄存器第一序列；以為單位長度將所述第一序列分為多段，序列中最后長度不足的部分作為一段，其中n為寄存器的個數，為對取整；依次從每段中取第i個寄存器順序組成第i組,直至取完第一段中的寄存器，將i組寄存器按照組成的先后順序依次排列組成第二序列；記所述第二序列中的第二個寄存器為當前寄存器，執行定序流程，所述定序流程包括：查找當前寄存器之后與當前寄存器的時鐘樹延遲相等的第一個寄存器，若找到,則記為第一寄存器；計算當前寄存器與第一寄存器交換位置之前與交換之后的掃描鏈的鏈長，如果交換之后的掃描鏈鏈長較短，則交換當前寄存器與第一寄存器的位置；更新第二序列；在更新的第二序列中繼續查找當前寄存器之后與當前寄存器的時鐘樹延遲相等的第一個寄存器，若未找到，將更新后的第二序列中的第三個寄存器作為當前寄存器，返回執行定序流程直至最后一個寄存器執行完定序流程；若在更新的第二序列中找到，則仍記為第一寄存器，返回執行計算當前寄存器與第一寄存器交換位置之前與交換之后的掃描鏈的鏈長的步驟。優選的,掃描鏈的鏈長以曼哈頓距離表示，計算公式如下：其中，D1為以曼哈頓距離表示的掃描鏈鏈長，(xi,yi)為寄存器組成的序列中第i個寄存器的坐標。優選的，轉換掃描鏈中兩個寄存器位置之后掃描鏈的總線長以曼哈頓距離的計算公式如下：其中，交換位置的為第p個寄存器與第q個寄存器，D2為第p個寄存器與第q個寄存器交換位置之后的掃描鏈鏈長。從以上技術方案可以看出，本專利技術實施例具有以下優點：在掃描鏈中，相鄰的寄存器之間需要滿足保持時間的要求，往往需要插入緩沖器，而本專利技術將寄存器之間的時鐘偏差考慮進來，可以在滿足相鄰寄存器之間的保持時間約束的情況下，盡量減少插入緩沖器的數目，可以減小掃描鏈占用的面積，以及電路的整體功耗。由于插入的緩沖器的數目較少，緩解了布線擁塞的問題，而且本方法對掃描鏈的測試時間和掃描覆蓋率沒有副作用，對設計的流程影響比較小。附圖說明圖1為本專利技術實施例的物理設計流程。具體實施方式為了使本
的人員更好地理解本專利技術方案，下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本專利技術一部分的實施例，而不是全部的實施例?；诒緦＠夹g中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都應當屬于本專利技術保護的范圍。本專利技術實施例提出的掃描鏈重定序方法，是一種按時鐘樹延遲跳躍式排序的方法，在設計時鐘樹綜合之后實施，參考圖1所示為本專利技術物理設計流程，本專利技術的主要思想是：傳統物理設計流程為“設計導入→布局→時鐘樹綜合→布線”。掃描鏈重定序過程可以在時鐘樹綜合后實施，并且在設計時鐘樹綜合之后可以得到時序單元的時鐘樹延遲信息以及其物理坐標信息。下面對本專利技術實施例提供的技術方案做詳細公開的描述，如下：S1、將掃描鏈中的所有寄存器按照在測試時鐘下的時鐘樹延遲從大到小排序，組成寄存器第一序列；為了便于描述，這里記第一序列為ins(C1,C2,C3,…,Cn)；其中，時鐘樹延遲相等的寄存器隨機依次排列。序列中的元素Ck(1≤k≤n)代表一個寄存器，n為掃描鏈中總的寄存器個數。在序列ins(C1,C2,C3,…,Cn)中具有相等時鐘樹延遲的寄存器則隨機分配先后順序，序列整體保持從大到小的順序。S2、以為單位長度將所述第一序列分為多段，序列中最后長度不足的部分作為一段；選擇正整數m(其中為對進行取整，簡單的理解為對只取整數部分)，則n＝a*m+r，其中，a為m除n的商數，r為余數。下面具體介紹對序列ins(C1,C2,C3,…,Cn)的分段流程，對于余數r是否為零，具體執行流程不同，當r≠0時，執行步驟1.1-步驟1.4，如下：步驟1.1：當r≠0時，設置參數i，對i賦初值i＝0；步驟1.2:ins(C1,C2,C3,…,Cn)中Ci*m+1→Ci*m+2→Ci*m+3…→Ci*m+m作為第i+1段；步驟1.3:令i＝i+1；步驟1.4：如果i值小于a，則返回步驟1.2；否則ins(C1,C2,C3,…,Cn)中Ci*m+1→Ci*m+2…→Ci*m+r作為第i+1段。舉例說明，假設寄存器的個數為10，則m＝3，a＝3,r＝1(不為零),寄存器按照時鐘樹延遲從大到小的順序排列得到的序列為ins(C1,C2,C3,C4,C5,C6,C7,C8,C9,C10)，假設其中時鐘樹延遲相等的寄存器在序列中的位置為C3、C4、C5，則根據上述分段過程可得本例中10個寄存器排序后的序列分段結果如下：第一段：C1→C2→C3；第二段：C4→C5→C6第三段：C7→C8→C9第四段：C10當r≠0時，執行步驟2.1-步驟2.4，如下：步驟2.1：當r＝0時，設置計數參數j，對j賦初值j＝0；步驟2.2：ins(C1,C2,C3,…,Cn)中Ci*m+1→Ci*m+2→Ci*m+3…→Ci*m+m作為第j+1段組；步驟2.3：令j＝j+1；步驟2.4：如果j值小于a，則返回步驟2.2，否則序列分段完畢。舉個例子，假設寄存器的個數為9，則m＝3，a＝3,r＝0,寄存器按照時鐘樹延遲從大到小的順序排列得到的序列為ins(C1,C2,C3,C4,C5,C6,C7,C8,C9)，假設其中時鐘樹延遲相等的寄存器在序列中的位置為C4,C5，則根據上述分段過程可得對本例中9個寄存器排序后的序列分段結果如下：第一段：C1→C2→C3；第二段：C4→C5→C6第三段：C7→C8→C9S3、依次從每段中取第i個寄存器順序組成第i組,直至取完第一段中的寄存器，將i組寄存器按照組成的先后順序依次排列組成第二序列；本步驟是對分段之后的寄存器重新分組，具體執行過本文檔來自技高網...

【技術保護點】
一種掃描鏈重定序方法，其特征在于，包括：將掃描鏈中的所有寄存器按照在測試時鐘下的時鐘樹延遲從大到小排序，組成寄存器第一序列；以

【技術特征摘要】
1.一種掃描鏈重定序方法，其特征在于，包括：將掃描鏈中的所有寄存器按照在測試時鐘下的時鐘樹延遲從大到小排序，組成寄存器第一序列；以為單位長度將所述第一序列分為多段，序列中最后長度不足的部分作為一段，其中n為寄存器的個數，為對取整；依次從每段中取第i個寄存器順序組成第i組,直至取完第一段中的寄存器，將i組寄存器按照組成的先后順序依次排列組成第二序列；記所述第二序列中的第二個寄存器為當前寄存器，執行定序流程，所述定序流程包括：查找當前寄存器之后與當前寄存器的時鐘樹延遲相等的第一個寄存器，若找到,則記為第一寄存器；計算當前寄存器與第一寄存器交換位置之前與交換之后的掃描鏈的鏈長，如果交換之后的掃描鏈鏈長較短，則交換當前寄存器與第一寄存器的位置；更新第二序列；在更新的第二序列中繼續查找當前寄存器之后與當前寄存器的時鐘樹延遲相等的第一個寄存器，若未找到，將更新后的第二序列中的第三個寄存器作為當前寄存器，返回執行定序流程直至最后一個寄存器執行完定序流程；若在更新的第二序列中找到，則仍記為第一寄存器，返回執行計算當前寄存器與第一寄存器交換位置...

【專利技術屬性】
技術研發人員：劉祥遠，劉必慰，陳書明，黃東昌，郭陽，陳躍躍，李振濤，劉蓬俠，胡春媚，梁斌，池雅慶，
申請(專利權)人：中國人民解放軍國防科學技術大學，
類型：發明
國別省市：湖南,43