數字電子裝置設計調整方法以及服務器制造方法及圖紙

數字電子裝置設計調整方法以及服務器。該方法對一數字電子裝置設計分析數據保持時間特征集，獲取保持時間違例的多條路徑。該方法更遍歷保持時間違例的所述保持時間違例的多條路徑，以對所述保持時間違例的多條路徑各自收集多類型的變量數據。根據所收集的所述保持時間違例的多條路徑的多類型的變量數據，評估出保持時間違例的關鍵變量，并針對上述關鍵變量調整該數字電子裝置設計，優化數據保持時間。

Digital electronic device design, adjustment method, and server

Digital electronic device design, adjustment method, and server. In this method, a digital electronic device is designed to analyze data retention time feature sets and obtain multiple paths for keeping time violations. The method traverses more than one path to maintain the time violation of the hold time violation, collecting multiple types of variable data each of the plurality of paths against the hold time violation. According to the type of variable data collected by the multi path time violations, assessment of key variables keep time violations, and in view of the key variables to adjust the digital electronic device design, optimization of data retention time.

【技術實現步驟摘要】
數字電子裝置設計調整方法以及服務器
數字電子裝置的信號同步技術。
技術介紹
電子工程中，信號同步是一項重要議題。數字電子裝置是根據時鐘信號的有效翻轉存取數據信號，如數據信號在每次時鐘信號翻轉前后保持穩定不變的時間符合設計要求，能在每個節點順利讀取數據，是為信號同步，如果時鐘信號有效翻轉之后，數據信號保持穩定不變的時間不夠，無法準確存取數據，稱作保持時間違例；如時鐘信號有效翻轉之前，數據信號保持穩定不變的時間不夠，也無法準確存取數據，稱作建立時間違例。因此后期調整數字電子裝置設計，保證數據信號能夠被正確存取，是電子工程的一項重要課題。
技術實現思路
本申請為保持時間違例提出數字電子裝置設計調整方法以及實現該方法的服務器。在一種實施方式中，數字電子裝置設計調整方法包括：對一數字電子裝置設計分析數據保持時間特征集，以獲取保持時間違例的多條路徑；遍歷保持時間違例的所述保持時間違例的多條路徑，以對所述保持時間違例的多條路徑各自收集多類型的變量數據；根據所收集的所述保持時間違例的多條路徑的多類型的變量數據，評估出保持時間違例的關鍵變量；以及針對上述關鍵變量，調整該數字電子裝置的設計，優化數據保持時間。一種實施方式根據所述保持時間違例的多條路徑的多類型的變量數據建立評估標準。所述多類型變量中不滿足上述評估標準者視為保持時間違例的關鍵變量。一種實施方式更為所述保持時間違例的多條路徑各自估算所述多類型變量相對違例量的比例。所述保持時間違例的多條路徑間最頻繁顯示為最高比例的變量將被視為上述關鍵變量。一種實施方式是根據所述保持時間違例的多條路徑上違例量分布情況設定違例量重點分布區間，上述關鍵變量的評估是根據該違例量重點分布區間進行。一種實施方式中，所述多類型變量包括反映路徑兩端的時鐘信號不同步。在上述時鐘信號不同步被評估為上述關鍵變量時，對應手段可調整時鐘樹和/或時鐘樹周邊電路，以優化數據保持時間。一種實施方式中，所述多類型變量包括反映數據傳遞延時。在上述數據傳遞延時被評估為上述關鍵變量時，對應手段可調整路徑和/或路徑周邊電路，以優化數據保持時間。一種實施方式中，所述多類型變量包括裕度。在該裕度被評估為上述關鍵變量時，對應手段可壓縮該裕度，以優化數據保持時間。一種實施方式中，所述多類型變量包括接收端限制。在該接收端限制被評估為上述關鍵變量時，對應手段可變換接收端設計，以優化數據保持時間。一種實施方式中，所述保持時間違例的多條路徑位于第一階功能方塊以及多個第二階功能方塊之間。一種實施方式中，所述保持時間違例的多條路徑相關的功能方塊在同時域。根據本申請一種實施方式實現的服務器則是以其中處理器將一數字電子裝置設計加載該服務器的存儲器中，再執行程序實現前述方法。下文特舉實施例，并配合所附圖示，詳細說明本
技術實現思路
。附圖說明圖1圖解數字電子裝置100；圖2圖解接收端如何根據接收到的時鐘信號CLK存取數據信號DATA；圖3根據本申請一種實施方式提供產品設計流程，包括保持時間優化；圖4圖解收集表格400說明了解步驟S308所收集的內容；圖5為流程圖，根據本申請一種實施方式細部說明步驟S310，關于關鍵變量的評估；以及圖6圖解根據本申請一種實施方式實現的服務器600，包括處理器602以及存儲器604。具體實施方式以下敘述列舉本專利技術的多種實施例。以下敘述介紹本專利技術的基本概念，且并非意圖限制本
技術實現思路
。實際專利技術范圍應依照權利要求書界定。圖1圖解數字電子裝置100，其中有時鐘信號發生器102、第一階功能方塊104、多個第二階功能方塊106-1…106-n以及組合電路。第一階功能方塊104根據時鐘信號CLKA發送的信號經組合電路108提供的路徑傳遞至第二階功能方塊106-1…106-n，由第二階功能方塊106-1…106-n分別根據時鐘信號CLKB1…CLKBn接收。功能方塊實際接收的時鐘信號CLKA以及時鐘信號CLKB1…CLKBn源自時鐘信號發生器102，其間可能存在不同步。此外，數據信號DATA傳遞延時也會導致功能方塊無法以所接收到的時鐘信號正常運作。特別是，功能方塊并不限于圖1所示的兩階，且時鐘信號也不限于單一時鐘信號。如此一來，信號不同步問題更為復雜難解。圖2圖解接收端根據接收到的時鐘信號CLK存取數據信號DATA，以時鐘信號的上升沿為有效翻轉，時鐘信號CLK有效翻轉前，數據信號DATA的建立時間T_E需夠久。時鐘信號CLK有效翻轉后，數據信號DATA的保持時間T_H需夠久，如此一來，接收端才能根據時鐘信號CLK正確存取數據信號DATA，因此前述時鐘信號不同步以及數據信號傳遞延時對數據信號DATA能否正確存取影響重大。圖3圖解數字電子裝置設計及調整流程，所述調整流程包括保持時間優化。步驟S302建立數字電子裝置內的各功能方塊。步驟304布置該各功能方塊。如此一來，該數字電子裝置的設計成形，交由步驟S306分析數據保持時間，以獲取保持時間違例的多條路徑。步驟S308遍歷保持時間違例的所述保持時間違例的多條路徑，以對所述保持時間違例的多條路徑各自收集多類型的變量數據。根據所收集的所述保持時間違例的多條路徑的多類型的變量數據，步驟S310評估出保持時間違例的關鍵變量。步驟312針對上述關鍵變量調整該數字電子裝置的設計，優化數據保持時間。步驟S314將根據調整后的設計制作該數字電子裝置。根據圖3流程所找出的關鍵變量是基于多路徑進行的面向多類型變量的考慮，相應而生的調整方案較傳統更周密可靠。圖4是用表格400說明步驟S308所收集的內容。表格400收集到N條保持時間違例的路徑信息，及其違例量，即相對于保存時間T_H極限值的差距，以納秒ns為單位，在一實施例中，所收集的路徑信息可以直接獲取或計算得到反映路徑兩端的時鐘信號不同步和數據傳遞延時信息，在另一實施例中，步驟S308所收集的路徑信息還包括路徑所路過的模塊信息，比如說在某個功能模塊內部或在兩個功能模塊之間，以起到準確定位作用。時鐘信號不同步以時鐘信號差，如表格400第三欄顯示，反映時鐘信號到達路徑兩端的時間差。時鐘信號差由三個部分組成─表格400第四欄所示的原生時鐘偏移(Originalclockskew)，表格400第五欄所示的片上工藝影響(clockskewcausedbyonchipvariation)，表格400第六欄所示的時鐘信號完整性影響(clockskewcausedbysignalintegrity)。片上工藝影響反映芯片制作產生的差異如何影響時鐘樹傳遞時鐘信號至路徑兩端的時序。原生時鐘偏移則是排除上述片上工藝影響以及上述時鐘信號完整性影響后余下的時鐘信號差狀況。在該片上工藝影響被評估為上述關鍵變量時，步驟S312可改變時鐘樹設計，以優化數據保持時間。該時鐘信號完整性影響被評估為上述關鍵變量時，步驟S312可排除時鐘樹周邊電路串擾源，修改布線方案，以優化數據保持時間。該原生時鐘偏移被評估為上述關鍵變量時，步驟S312可檢查上述原生時鐘偏移成因并克服，在一實施例中，在該原生時鐘偏移被評估為上述關鍵變量時，步驟S312是檢查上述原生時鐘偏移成因并插入緩沖單元，以優化數據保持時間。數據傳遞延時則是由表格400第七欄所示的原生數據延時(Originaldatadelay)，和表本文檔來自技高網...

【技術保護點】
一種數字電子裝置設計調整方法，包括：對數字電子裝置設計分析數據保持時間特征集，獲取保持時間違例的多條路徑；遍歷所述保持時間違例的多條路徑，以對所述保持時間違例的多條路徑各自收集多類型的變量數據；根據所收集的所述保持時間違例的多條路徑的多類型的變量數據，評估出保持時間違例的關鍵變量；以及針對所述關鍵變量，調整該數字電子裝置的設計，優化數據保持時間。

【技術特征摘要】
1.一種數字電子裝置設計調整方法，包括：對數字電子裝置設計分析數據保持時間特征集，獲取保持時間違例的多條路徑；遍歷所述保持時間違例的多條路徑，以對所述保持時間違例的多條路徑各自收集多類型的變量數據；根據所收集的所述保持時間違例的多條路徑的多類型的變量數據，評估出保持時間違例的關鍵變量；以及針對所述關鍵變量，調整該數字電子裝置的設計，優化數據保持時間。2.如權利要求1所述的數字電子裝置設計調整方法，還包括：比較所收集的所述保持時間違例的多條路徑多類型的變量數據，據以建立評估標準；以及將所述多類型的變量中不滿足上述評估標準者，視為保持時間違例的關鍵變量。3.如權利要求2所述的數字電子裝置設計調整方法，還包括：為所述保持時間違例的多條路徑各自估算所述多類型的變量相對違例量的比例；以及將所述保持時間違例的多條路徑間最頻繁顯示為最高比例的變量視為上述關鍵變量。4.如權利要求1所述的數字電子裝置設計調整方法，還包括：基于所述路徑的違例量分布，設定違例量重點分布區間，其中，上述關鍵變量的評估專注于所述保持時間違例的多條路徑中符合該違例量重點分布區間者。5.如權利要求1所述的數字電子裝置設計調整方法，還包括：令所述多類型的變量包括反映路徑兩端的時鐘信號不同步；且在上述時鐘信號不同步被評估為上述關鍵變量時，調整時鐘樹和/或時鐘樹周邊電路，以優化數據保持時間。6.如權利要求1所述的數字電子裝置設計調整方法，還包括：令所述多類型的變量包括反映數據傳遞延時；且在上述數據傳遞延時被評估為上述關鍵變量時，調整路徑和/或路徑周邊電路，以優化數據保持時間。7.如權利要求1所述的數字電子裝置設計調整方法，還包括：令所述多類型的變量包括工藝預留裕度；且在該工藝預留裕度被評估為上述關鍵變量時，壓縮該工藝預留裕度，以優化數據保持時間。8.如權利要求1所述的數字電子裝置設計調整方法，還包括：令所述多類型的變量包括接收端限制；且在該接收端限制被評估為上述關鍵變量時，變換接收端設計，以優化數據保持時間。9.如權利要求1所述的數字電子裝置設計調整方法，其中：所述保持時間違例的多條路徑位于第一階功能方塊以及多個第二階功能方塊之間。10.如權利要求1所述的數字電子裝置設計調整方法，其中：所述保持時間違例的多條路徑相關的功能方塊在同時域。11.一種數字電子裝置設計調整方法，用于電路，包括：遍歷該電路中保持時間違例的多條路徑，以對所述保持時間違例的多條路徑各自收集多類型變量的數據根據所收集的所述保持時間違例的多條路徑的多類型變量的數據生成列表或曲線；利用所述列表或曲線，評估出保持時間違例的關鍵變量；以及針對所述關鍵變量，決定調整該數字電子裝置的設計，優化數據保持時間。12.如權利要求11所述的數字電子裝置設計調整方法，其中所述列表或曲線包括：反映路徑兩端的時鐘信號不同步；反映數據傳遞延時；工藝預留裕度；以及接收端限制。13.如權利要求11所述的數字電子裝置設計調整方法其中該方法，還包括：為所收集的上述多條路徑所述保持時間違例的多條路徑的多類型的變量數據各自設立閾值；各自與所述保持時間違例的多條路徑在所述列表或曲線數據進行比較；以及超出所述閾值者視為上述關鍵變量。14.如權利要求12所述的數字電子裝置設計調整方法，還包括：當上述時鐘信號不同步被評估為上述關鍵變量時，調整時鐘樹或時鐘樹周邊電路，以優化數據保持時間。15.如權利要求12所述的數字電子裝置設計調整方法，還包括：當上述數據傳遞延時被評估為上述關鍵變量時，調整路徑或路徑周邊電路，以優化數據保持時間。16.如權利要求12所述的數字電子裝置設計調整方法，還包括：當上述工藝預留裕度被評估為上述關鍵變量時，壓縮該工藝預留裕度，以優化數據保持時間。17.如權利要求12所述的數字電子裝置設計調整方法，還包括：當上述接收端限制被評估為上述關鍵變量時，變換接收端設計，以優化數據保持時間。18.如權利要求11所述的數字電子裝置設計調整方法，其中：上述多條路徑所述保持時間違例關鍵變量多條路徑穿過多階多個功能方塊。19.如權利要求1所述的數字電子裝置設計調整方法，其中：上...

【專利技術屬性】
技術研發人員：林哲民，李冰，辛玲，楊帥，
申請(專利權)人：上海兆芯集成電路有限公司，
類型：發明
國別省市：上海,31