基準(zhǔn)電壓源及其正溫度系數(shù)電壓生成電路制造技術(shù)

一種正溫度系數(shù)電壓生成電路，包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三極管對(duì)和分壓單元；所述第一PMOS管和所述第二PMOS管構(gòu)成電流鏡結(jié)構(gòu)；所述三極管對(duì)包括第一三極管和第二三極管；所述第二三極管的個(gè)數(shù)大于所述第一三極管的個(gè)數(shù)。上述正溫度系數(shù)電壓生成電路，通過第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三極管對(duì)和分壓單元的相互作用，最終可以在輸出端得到一個(gè)正溫度系數(shù)電壓。上述正溫度系數(shù)電壓生成電路去掉了運(yùn)算放大器，從而可以完全消除由于運(yùn)算放大器所產(chǎn)生的失調(diào)電壓所帶來的影響，進(jìn)而可以確保基準(zhǔn)電壓源的輸出電壓具有較高的精度，滿足高精度的使用場(chǎng)景需求。

Reference voltage source and its positive temperature coefficient voltage generating circuit

A positive temperature coefficient voltage generating circuit includes a first PMOS tube, second PMOS tube, third PMOS tube, NMOS tube, the first triode and a voltage dividing unit; the first PMOS and the second PMOS tube current mirror structure; the transistor pair includes a first transistor and the second transistor; the number of the second transistor is greater than the number of the first transistor. The positive temperature coefficient voltage generation circuit, through the first PMOS tube, second PMOS tube, third PMOS tube, NMOS tube, the first transistor and the voltage division unit of interaction, can eventually get a positive temperature coefficient of voltage at the output end. The positive temperature coefficient voltage generating circuit without operational amplifier, which can completely eliminate the influence of offset voltage operational amplifier has brought, so as to ensure the output voltage of the voltage source with high precision, to meet the demand of scene using high precision.

【技術(shù)實(shí)現(xiàn)步驟摘要】
基準(zhǔn)電壓源及其正溫度系數(shù)電壓生成電路
本專利技術(shù)涉及電子電路領(lǐng)域，特別是涉及一種基準(zhǔn)電壓源及其正溫度系數(shù)電壓生成電路。
技術(shù)介紹
基準(zhǔn)電壓源電路是一種廣泛應(yīng)用于液晶顯示驅(qū)動(dòng)電路(LCD)、模數(shù)轉(zhuǎn)換電路(ADC)和數(shù)模轉(zhuǎn)換電路(DAC)等高速高精度電路中的參考電壓模塊，因此其穩(wěn)定性和精度對(duì)整個(gè)參考電壓模塊有著重要的影響。傳統(tǒng)的基準(zhǔn)電壓源電路由于工藝偏差，會(huì)在運(yùn)放的輸入端引入一個(gè)失調(diào)電壓。失調(diào)電壓通過運(yùn)放后會(huì)被放大，從而在基準(zhǔn)電壓源電路的輸出端引入較大的誤差，降低了基準(zhǔn)電壓的精度。
技術(shù)實(shí)現(xiàn)思路
基于此，有必要提供一種能夠完全消除失調(diào)電壓的基準(zhǔn)電壓源及其正溫度系數(shù)電壓生成電路。一種正溫度系數(shù)電壓生成電路，包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三極管對(duì)和分壓單元；所述第一PMOS管的源極和所述第二PMOS管的源極連接后作為輸入端與第一電源輸入端連接；所述第一PMOS管的柵極和所述第二PMOS管的柵極連接；所述第一PMOS管的柵極與所述第一PMOS管的漏極連接；所述第一PMOS管和所述第二PMOS管構(gòu)成電流鏡結(jié)構(gòu)；所述第一NMOS管的漏極與所述第一PMOS管的漏極連接；所述第一NMOS管的源極接地；所述第一NMOS管的柵極與第二電流源端連接；所述第三PMOS管的源極與所述第一電源輸入端連接；所述第三PMOS管的柵極與所述第三PMOS管的漏極連接；所述三極管對(duì)包括第一三極管和第二三極管；所述第二三極管的個(gè)數(shù)大于所述第一三極管的個(gè)數(shù)；所述第一三極管的集電極與所述第一NMOS管的柵極連接；所述第一三極管的發(fā)射極接地；所述第一三極管的基極與所述第二三極管的基極連接且與所述第二PMOS管的漏極連接；所述第二三極管的集電極與所述第三PMOS管的漏極連接；所述第二三極管的發(fā)射極與所述分壓單元串聯(lián)后接地；所述第二三極管的發(fā)射極還作為所述正溫度系數(shù)電壓生成電路的輸出端，以輸出正溫度系數(shù)電壓。上述正溫度系數(shù)電壓生成電路，通過第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三極管對(duì)和分壓單元的相互作用，最終可以在輸出端得到一個(gè)正溫度系數(shù)電壓。上述正溫度系數(shù)電壓生成電路去掉了運(yùn)算放大器，從而可以完全消除由于運(yùn)算放大器所產(chǎn)生的失調(diào)電壓所帶來的影響，進(jìn)而可以確保基準(zhǔn)電壓源的輸出電壓具有較高的精度，滿足高精度的使用場(chǎng)景需求。在其中一個(gè)實(shí)施例中，還包括補(bǔ)償電容；所述補(bǔ)償電容連接于所述第一三極管的集電極和所述第一三極管的基極之間。一種基準(zhǔn)電壓源，包括：如前述任一實(shí)施例所述的正溫度系數(shù)電壓生成電路；以及負(fù)溫度系數(shù)電壓生成電路；所述負(fù)溫度系數(shù)電壓生成電路的輸入端與第三電源輸入端連接；所述負(fù)溫度系數(shù)電壓生成電路包括第一輸出端和第二輸出端；所述第一輸出端與所述正溫度系數(shù)電壓生成電路的輸出端連接；所述第二輸出端作為所述負(fù)溫度系數(shù)電壓生成電路的輸出端；所述正溫度系數(shù)電壓生成電路和所述負(fù)溫度系數(shù)電壓生成電路疊加從而得到零溫度系數(shù)電壓并由所述第二輸出端輸出。在其中一個(gè)實(shí)施例中，所述正溫度系數(shù)電壓生成電路為多個(gè)；多個(gè)正溫度系數(shù)電壓生成電路級(jí)聯(lián)后與所述負(fù)溫度系數(shù)電壓生成電路連接。在其中一個(gè)實(shí)施例中，所述第二電流源輸入端輸入的電流與所述第二三極管的集電極電流大小呈倍數(shù)關(guān)系，以對(duì)所述正溫度系數(shù)電壓生成電路輸出的電壓的溫度系數(shù)進(jìn)行調(diào)節(jié)。在其中一個(gè)實(shí)施例中，所述負(fù)溫度系數(shù)電壓生成電路包括第四PMOS管、第五PMOS管、第六PMOS管、偏置電壓單元、分壓單元和第三三極管；所述第四PMOS管和所述第五PMOS管依次連接于所述第三電源輸入端和所述偏置電壓單元之間；所述偏置電壓單元上與所述第五PMOS管連接的一端還與所述第三三極管的基極連接；所述偏置電壓單元的另一端與所述正溫度系數(shù)電壓生成電路的輸出端連接；所述第六PMOS管連接于所述第三電源輸入端和所述第三三極管的集電極之間；所述第三三極管的發(fā)射極作為所述第一輸出端；所述分壓單元與所述偏置電壓單元并聯(lián)設(shè)置；所述分壓單元包括相互串聯(lián)的第一分壓子單元和第二分壓子單元；所述第一分壓子單元和所述第二分壓子單元之間的節(jié)點(diǎn)作為所述第二輸出端。在其中一個(gè)實(shí)施例中，所述偏置電壓單元包括電阻、三極管和MOS管中的至少一種；所述分壓單元包括電阻、三極管和MOS管中的至少一種。在其中一個(gè)實(shí)施例中，還包括電壓調(diào)節(jié)電路；所述電壓調(diào)節(jié)電路包括運(yùn)算放大器、可調(diào)電阻模塊和控制單元；所述運(yùn)算放大器的同相輸入端與所述負(fù)溫度系數(shù)電壓生成電路的第二輸出端連接；所述可調(diào)電阻模塊的一端與所述運(yùn)算放大器的輸出端連接；所述可調(diào)電阻模塊的另一端接地；所述可調(diào)電阻模塊的調(diào)節(jié)端通過所述控制單元與所述運(yùn)算放大器的反相輸入端連接；所述控制單元用于對(duì)所述運(yùn)算放大器的反相輸入端接入所述可調(diào)電阻模塊中的位置進(jìn)行控制；所述運(yùn)算放大器的輸出端用于輸出基準(zhǔn)電壓。在其中一個(gè)實(shí)施例中，所述可調(diào)電阻模塊包括第一電阻單元、第二電阻單元、第三電阻單元和第四電阻單元；每個(gè)電阻單元均包括多個(gè)基礎(chǔ)電阻；所述第一電阻單元的一端與所述運(yùn)算放大器的輸出端連接，所述第一電阻單元的另一端依次串聯(lián)所述第二電阻單元、所述第四電阻單元后接地；所述第三電阻單元與所述第二電阻單元并聯(lián)設(shè)置；所述控制單元包括控制邏輯電路和第一NMOS管開關(guān)組；所述第一NMOS管開關(guān)組中的NMOS管的數(shù)量與所述第三電阻單元中的基礎(chǔ)電阻的數(shù)量相同；每個(gè)NMOS管的漏極與對(duì)應(yīng)的基礎(chǔ)電阻連接；每個(gè)NMOS管的源極均與所述運(yùn)算放大器的反相輸入端連接；每個(gè)NMOS管的柵極均與所述控制邏輯電路連接；其中，所述第二電阻單元、所述第三電阻單元和所述第四電阻單元中的基礎(chǔ)電阻的個(gè)數(shù)與所述基準(zhǔn)電壓源的輸出精度相匹配。在其中一個(gè)實(shí)施例中，所述可調(diào)電阻模塊還包括可調(diào)電阻單元；所述可調(diào)電阻單元連接于所述運(yùn)算放大器的輸出端和所述第一電阻單元之間；所述可調(diào)電阻單元包括子電阻單元；每個(gè)所述子電阻單元均由所述基礎(chǔ)電阻構(gòu)成且每個(gè)所述子電阻單元的電阻呈線性遞增關(guān)系；所述控制單元還包括第二NMOS管開關(guān)組；所述第二NMOS管開關(guān)組中的NMOS管的數(shù)量與對(duì)應(yīng)的子電阻單元的數(shù)量相同，且對(duì)應(yīng)的子電阻單元并聯(lián)于NMOS管的源極和漏極之間；所述第二NMOS管開關(guān)組中的每個(gè)NMOS管的柵極與所述控制邏輯電路連接。附圖說明圖1為一實(shí)施例中的正溫度系數(shù)電壓生成電路的電路原理圖；圖2為一實(shí)施例中的基準(zhǔn)電壓源電路的電路原理圖；圖3為一實(shí)施例中的電壓調(diào)節(jié)電路的電路原理圖；圖4為一實(shí)施例中的可調(diào)電阻模塊的電路示意圖；圖5為另一實(shí)施例中的可調(diào)電阻模塊的電路示意圖。具體實(shí)施方式為了使本專利技術(shù)的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本專利技術(shù)進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本專利技術(shù)，并不用于限定本專利技術(shù)。參見圖1，該正溫度系數(shù)電壓生成電路100包括第一PMOS管PM1、第二PMOS管PM2、第三PMOS管、PMOS管PM3、第一NMOS管NM1、三極管對(duì)110和分壓單元120。分壓單元120包括電阻R1。在其他的實(shí)施例中，分壓單元120也可以包括電阻、MOS管和三極管中的至少一種。可以理解，分壓單元120也可以由任意有源電路結(jié)構(gòu)構(gòu)成。第一PMOS管PM1和第二PMOS管PM2構(gòu)成共源共柵電流鏡結(jié)構(gòu)。第一PMOS管PM1的源極和第二本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種正溫度系數(shù)電壓生成電路，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三極管對(duì)和分壓單元；所述第一PMOS管的源極和所述第二PMOS管的源極連接后作為輸入端與第一電源輸入端連接；所述第一PMOS管的柵極和所述第二PMOS管的柵極連接；所述第一PMOS管的柵極與所述第一PMOS管的漏極連接；所述第一PMOS管和所述第二PMOS管構(gòu)成電流鏡結(jié)構(gòu)；所述第一NMOS管的漏極與所述第一PMOS管的漏極連接；所述第一NMOS管的源極接地；所述第一NMOS管的柵極與第二電流源輸入端連接；所述第三PMOS管的源極與所述第一電源輸入端連接；所述第三PMOS管的柵極與所述第三PMOS管的漏極連接；所述三極管對(duì)包括第一三極管和第二三極管；所述第二三極管的個(gè)數(shù)大于所述第一三極管的個(gè)數(shù)；所述第一三極管的集電極與所述第一NMOS管的柵極連接；所述第一三極管的發(fā)射極接地；所述第一三極管的基極與所述第二三極管的基極連接且與所述第二PMOS管的漏極連接；所述第二三極管的集電極與所述第三PMOS管的漏極連接；所述第二三極管的發(fā)射極與所述分壓單元串聯(lián)后接地；所述第二三極管的發(fā)射極還作為所述正溫度系數(shù)電壓生成電路的輸出端，以輸出正溫度系數(shù)電壓。...

【技術(shù)特征摘要】
1.一種正溫度系數(shù)電壓生成電路，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三極管對(duì)和分壓單元；所述第一PMOS管的源極和所述第二PMOS管的源極連接后作為輸入端與第一電源輸入端連接；所述第一PMOS管的柵極和所述第二PMOS管的柵極連接；所述第一PMOS管的柵極與所述第一PMOS管的漏極連接；所述第一PMOS管和所述第二PMOS管構(gòu)成電流鏡結(jié)構(gòu)；所述第一NMOS管的漏極與所述第一PMOS管的漏極連接；所述第一NMOS管的源極接地；所述第一NMOS管的柵極與第二電流源輸入端連接；所述第三PMOS管的源極與所述第一電源輸入端連接；所述第三PMOS管的柵極與所述第三PMOS管的漏極連接；所述三極管對(duì)包括第一三極管和第二三極管；所述第二三極管的個(gè)數(shù)大于所述第一三極管的個(gè)數(shù)；所述第一三極管的集電極與所述第一NMOS管的柵極連接；所述第一三極管的發(fā)射極接地；所述第一三極管的基極與所述第二三極管的基極連接且與所述第二PMOS管的漏極連接；所述第二三極管的集電極與所述第三PMOS管的漏極連接；所述第二三極管的發(fā)射極與所述分壓單元串聯(lián)后接地；所述第二三極管的發(fā)射極還作為所述正溫度系數(shù)電壓生成電路的輸出端，以輸出正溫度系數(shù)電壓。2.根據(jù)權(quán)利要求1所述的正溫度系數(shù)電壓生成電路，其特征在于，還包括補(bǔ)償電容；所述補(bǔ)償電容連接于所述第一三極管的集電極和所述第一三極管的基極之間。3.一種基準(zhǔn)電壓源，其特征在于，包括：如權(quán)利要求1或2所述的正溫度系數(shù)電壓生成電路；以及負(fù)溫度系數(shù)電壓生成電路；所述負(fù)溫度系數(shù)電壓生成電路的輸入端與第三電源輸入端連接；所述負(fù)溫度系數(shù)電壓生成電路包括第一輸出端和第二輸出端；所述第一輸出端與所述正溫度系數(shù)電壓生成電路的輸出端連接；所述第二輸出端作為所述負(fù)溫度系數(shù)電壓生成電路的輸出端；所述正溫度系數(shù)電壓生成電路和所述負(fù)溫度系數(shù)電壓生成電路疊加從而得到零溫度系數(shù)電壓并由所述第二輸出端輸出。4.根據(jù)權(quán)利要求3所述的基準(zhǔn)電壓源，其特征在于，所述正溫度系數(shù)電壓生成電路為多個(gè)；多個(gè)正溫度系數(shù)電壓生成電路級(jí)聯(lián)后與所述負(fù)溫度系數(shù)電壓生成電路連接。5.根據(jù)權(quán)利要求4所述的基準(zhǔn)電壓源，其特征在于，所述第二電流源輸入端輸入的電流與所述第二三極管的集電極電流大小呈倍數(shù)關(guān)系，以對(duì)所述正溫度系數(shù)電壓生成電路輸出的電壓的溫度系數(shù)進(jìn)行調(diào)節(jié)。6.根據(jù)權(quán)利要求3所述的基準(zhǔn)電壓源，其特征在于，所述負(fù)溫度系數(shù)電壓生成電路包括第四PMOS管、第五PMOS管、第六PMOS管、偏置電壓單元、分壓單元和第三三極管；所述第四PMOS管和所述第五PMOS管依次連接于所述第三電源輸入端和所述偏置電壓單元之間；所述偏置電壓單元上與所述第...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：戴貴榮，宋美麗，
申請(qǐng)(專利權(quán))人：深圳市愛協(xié)生科技有限公司，
類型：發(fā)明
國別省市：廣東,44