一種低功耗低溫度系數的電壓基準源電路制造技術

一種低功耗低溫度系數的電壓基準源電路，其特征在于包括PTAT電流產生電路和負載電路；PTAT電流產生電路與負載電路一端相連，基準電壓源由所述負載電路輸出，所述PTAT電流產生電路由PM0、PM1、PM2、PM3、NM0、NM1、NM2、NM5和NM6組成，PM0、PM1、PM2、PM3為PMOS管，NM0、NM1、NM2、NM5和NM6為NMOS管。本發明專利技術與已有技術相比，具有即使是低電壓，甚至是超低電壓下，也能正常工作的優點。

【技術實現步驟摘要】

本專利技術涉及芯片的電壓基準源
，尤其涉及一種低功耗低溫度系數的電壓基準源電路。
技術介紹
基準電壓源是集成電路中極為重要的模塊，廣泛應用于模擬、數字、模數混合電路中，特別是在數模轉化器和模數轉換器等系統中。對模擬系統而言，基準電壓源的性能直接影響整個系統的精度，而基準電壓源的性能主要受溫度的影響，因此需要設計出一種輸出與溫度無關的基準電壓源。傳統的基準電壓源采用帶隙基準技術設計，這些設計中，都是利用雙極型晶體管的基極—發射極電壓具有負溫度特性，而工作在不同電流密度下的基極—發射極電壓之差則具有正溫度特性，兩者相互補償可得到與溫度無關的輸出電壓。采用帶隙基準技術設計的基準電壓源的輸出電壓大于1V，其典型值是1.25V，而當今由于移動電子設備的增多，要求模擬集成電路的電源電壓能夠降至1V左右，功耗在uW量級上，降低功耗的一個重要方法就是降低電源電壓，因此帶隙基準難以達到低功耗要求。與此同時，隨著CMOS工藝發展到深亞微米，一些標準CMOS工藝未提供三極管器件，帶隙基準不再適用。
技術實現思路
本專利技術的目的在于克服現有技術的不足，本專利技術提供了一種輸出的基準電壓源低于1V，室溫下功耗低于1uW的低功耗低溫度系數的電壓基準源電路。為了解決上述技術問題，本專利技術的技術方案為：一種低功耗低溫度系數基準電壓源電路，包括PTAT電流產生電路和負載電路；PTAT電流產生電路與負載電路一端相連，基準電壓源由所述負載電路輸出，所述PTAT電流產生電路由PM0、PM1、PM2、PM3、NM0、NM1、NM2、NM3、NM5和NM6組成，PM0、PM1、PM2、PM3為PMOS管，NM0、NM1、NM2、NM3、NM5和NM6為NMOS管，PM0漏極d與NM3漏極d連接，PM0柵極g與PM2柵極d連接，PM0源極s與電源VDD連接，PM0襯底與電源VDD相連；PM1漏極d與其柵極g連接，PM1源極s與電源VDD連接，PM1襯底接電源VDD；PM2漏極d與其柵極g連接，PM2源極s與電源VDD連接，PM2襯底與電源VDD連接；PM3漏極d與NM1漏極d連接，PM3柵極g與PM1柵極g連接，PM3源極s與電源VDD連接，PM3襯底與電源VDD連接；NM0漏極d與PM1漏極d連接，NM0柵極g與NM3柵極g連接，NM0源極s與NM6漏極d連接，NM0襯底接地GND；NM1漏極d與其柵極g連接，NM1源極s接地GND，NM1襯底接地GND；NM2漏極d與PM2漏極d連接，NM2柵極g與NM1柵極g連接，NM2源極s與NM5漏極d連接，NM2襯底接地GND；NM3漏極d與其柵極g連接，NM3源極s接地GND，襯底接地GND；NM5漏極d與NM2源極s連接，NM5柵極g與NM1柵極g連接，NM5源極s接地GND，接地GND襯底接地GND；NM6漏極d與NM2源極s連接，NM6柵極g與NM3柵極g連接，NM6源極s接地GND，NM6襯底與地GND連接,所述負載電路由PM4和NM4組成,PM4漏極d與NM4漏極d連接，PM4柵極g與PM3柵極g連接，PM4源極s與電源VDD連接，PM4襯底與電源VDD連接，NM4漏極d與其柵極g連接，NM4源極s接地GND，NM4襯底與地GND連接,所述基準電壓由NM4漏極d輸出，NM0、NM1、NM2、NM3的NMOS管的物理性能是這樣的，NM3、NM1與NM2、NM0的Vth(閥值電壓)均不相同，而且，Vth3-Vth0=Vth1-Vth2，NM0的漏極電流I0等于NM2的漏極電流I2，NM1的漏極電流I1等于NM3的漏極電流I3。在本專利技術實施例中，PM0、PM1、PM2、PM3、NM0、NM1、NM2、NM3、NM5和NM6構成PTAT電流產生電路，PTAT電流產生電路用來給負載電路中提供電流，這種電流與絕對溫度成正比，且與電源VDD無關；負載電路由PM4、NM4構成，PM4與PTAT電流產生電路中的PM1組成電流鏡，將PTAT電路中產生的電流復制到負載電路中，這樣從NM4漏極得到的基準電壓可以達到零溫度系數。與現有技術相比，本專利技術的有益效果為：避免了使用三極管帶來的與標準CMOS工藝不兼容的問題，避免使用電阻，大大減小了芯片面積，本專利技術得到的基準電壓源電壓低于1V，符合當今電子設備低電源電壓和低功耗的發展趨勢。附圖說明圖1為本專利技術的電路圖。具體實施方式現結合附圖和實施例對本專利技術做進一步詳細描述：包括PTAT電流產生電路和負載電路；PTAT電流產生電路與負載電路一端相連，基準電壓源由所述負載電路輸出，所述PTAT電流產生電路由PM0、PM1、PM2、PM3、NM0、NM1、NM2、NM5和NM6組成，PM0、PM1、PM2、PM3為PMOS管，NM0、NM1、NM2、NM5和NM6為NMOS管，PM0漏極d與NM3漏極d連接，PM0柵極g與PM2柵極d連接，PM0源極s與電源VDD連接，PM0襯底與電源VDD相連；PM1漏極d與其柵極g連接，PM1源極s與電源VDD連接，PM1襯底接電源VDD；PM2漏極d與其柵極g連接，PM2源極s與電源VDD連接，PM2襯底與電源VDD連接；PM3漏極d與NM1漏極d連接，PM3柵極g與PM1柵極g連接，PM3源極s與電源VDD連接，PM3襯底與電源VDD連接；NM0漏極d與PM1漏極d連接，NM0柵極g與NM3柵極g連接，NM0源極s與NM6漏極d連接，NM0襯底接地GND；NM1漏極d與其柵極g連接，NM1源極s接地GND，NM1襯底接地GND；NM2漏極d與PM2漏極d連接，NM2柵極g與NM1柵極g連接，NM2源極s與NM5漏極d連接，NM2襯底接地GND；NM3漏極d與其柵極g連接，NM3源極s接地GND，襯底接地GND；NM5漏極d與NM2源極s連接，NM5柵極g與NM1柵極g連接，NM5源極s接地GND，接地GND襯底接地GND；NM6漏極d與NM2源極s連接，NM6柵極g與NM3柵極g連接，NM6源極s接地GND，NM6襯底與地GND連接,所述負載電路由PM4和NM4組成,PM4漏極d與NM4漏極d連接，PM4柵極g與PM3柵極g連接，PM4源極s與電源VDD連接，PM4襯底與電源VDD連接，NM4漏極d與其柵極g連接，NM4源極s接地GND，NM4襯底與地GND連接,所述基準電壓由NM4漏極d輸出，NM0、NM1、NM2、NM3的NMOS管的物理性能是這樣的，NM3、NM1與NM2、NM0的Vth(閥值電壓)均不相同，而且，Vth3-Vth0=Vth1-Vth2，NM0的漏極電流I0等于NM2的漏極電流I2，NM1的漏極電流I1等于NM3的漏極電流I3。本專利技術的電路原理是：電路中由于NM1、NM3的NMOS管處于飽和區，而NM0、NM2的NMOS管處于亞閥值區，因此，NM0、NM1、NM2、NM3的NMOS管具有以下的特性：，上式中表示熱電壓，K、q是一常數，T是溫度，表示特征電流，m＞1是一非理想因子，VGS是柵極、源極間的電壓差，Vth是閥值電壓，μn表示MOS管的電子遷移率，Cox表示MOS管柵極氧化層電容，W表示MOS管柵極寬度，L表示MOS管柵極長度。將上下兩式相減，得到兩個等式：因為NM5和NM6的漏極電位相等，所以式等于式本文檔來自技高網...

【技術保護點】
一種低功耗低溫度系數的電壓基準源電路，其特征在于包括PTAT電流產生電路和負載電路；PTAT電流產生電路與負載電路一端相連，基準電壓源由所述負載電路輸出，所述PTAT電流產生電路由PM0、PM1、PM2、PM3、NM0、NM1、NM2、NM3、NM5和NM6組成，PM0、PM1、PM2、PM3為PMOS管，NM0、NM1、NM2、NM3、NM5和NM6為NMOS管，PM0漏極d與NM3漏極d連接，PM0柵極g與PM2柵極d連接，PM0源極s與電源VDD連接，PM0襯底與電源VDD相連；PM1漏極d與其柵極g連接，PM1源極s與電源VDD連接，PM1襯底接電源VDD；PM2漏極d與其柵極g連接，PM2源極s與電源VDD連接，PM2襯底與電源VDD連接；PM3漏極d與NM1漏極d連接，PM3柵極g與PM1柵極g連接，PM3源極s與電源VDD連接，PM3襯底與電源VDD連接；NM0漏極d與PM1漏極d連接，NM0柵極g與NM3柵極g連接，NM0源極s與NM6漏極d連接，NM0襯底接地GND；NM1漏極d與其柵極g連接，NM1源極s接地GND，NM1襯底接地GND；NM2漏極d與PM2漏極d連接，NM2柵極g與NM1柵極g連接，NM2源極s與NM5漏極d連接，NM2襯底接地GND；NM3漏極d與其柵極g連接，NM3源極s接地GND，襯底接地GND；NM5漏極d與NM2源極s連接，NM5柵極g與NM1柵極g連接，NM5源極s接地GND，接地GND襯底接地GND；NM6漏極d與NM2源極s連接，NM6柵極g與NM3柵極g連接，NM6源極s接地GND，NM6襯底與地GND連接,所述負載電路由PM4和NM4組成,PM4漏極d與NM4漏極d連接，PM4柵極g與PM3柵極g連接，PM4源極s與電源VDD連接，PM4襯底與電源VDD連接，NM4漏極d與其柵極g連接，NM4源極s接地GND，NM4襯底與地GND連接,所述基準電壓由NM4漏極d輸出，NM0、NM1、NM2、NM3的NMOS管的物理性能是這樣的，NM3、NM1與NM2、NM0的閥值電壓Vth不相同，而且，Vth3?Vth0=?Vth1?Vth2，NM0的漏極電流I0等于NM2的漏極電流I2，NM1的漏極電流I1等于NM3的漏極電流I3。...

【技術特征摘要】
1.一種低功耗低溫度系數的電壓基準源電路，其特征在于包括PTAT電流產生電路和負載電路；PTAT電流產生電路與負載電路一端相連，基準電壓源由所述負載電路輸出，所述PTAT電流產生電路由PM0、PM1、PM2、PM3、NM0、NM1、NM2、NM3、NM5和NM6組成，PM0、PM1、PM2、PM3為PMOS管，NM0、NM1、NM2、NM3、NM5和NM6為NMOS管，PM0漏極d與NM3漏極d連接，PM0柵極g與PM2柵極d連接，PM0源極s與電源VDD連接，PM0襯底與電源VDD相連；PM1漏極d與其柵極g連接，PM1源極s與電源VDD連接，PM1襯底接電源VDD；PM2漏極d與其柵極g連接，PM2源極s與電源VDD連接，PM2襯底與電源VDD連接；PM3漏極d與NM1漏極d連接，PM3柵極g與PM1柵極g連接，PM3源極s與電源VDD連接，PM3襯底與電源VDD連接；NM0漏極d與PM1漏極d連接，NM0柵極g與NM3柵極g連接，NM0源極s與NM6漏極d連接，NM0襯底接地GND；NM1漏極d與其柵極g連接，NM1源極s接地GND，...

【專利技術屬性】
技術研發人員：段志奎，陳建文，吳江旭，王興波，譚海曙，朱珍，于昕梅，樊耘，楊發權，肖永豪，周月霞，
申請(專利權)人：佛山科學技術學院，
類型：發明
國別省市：廣東;44