一種基于FPGA的實時多任務調度系統技術方案

本發明專利技術公開了一種基于FPGA的實時多任務調度系統，該系統包括：系統時鐘模塊，用于產生系統時鐘信號；消息管理器，用于依據系統時鐘信號定時更新消息隊列中的消息，根據優先級決定消息的處理順序；所述消息為需要執行的任務信息；FPGA芯片，用于依據消息管理器決定的消息的處理順序，對消息隊列中的消息進行處理，執行與所述消息對應的任務。該系統實現保證控制的實時性，并降低成本。

A real time multitask scheduling system based on FPGA

The invention discloses a real-time multi task scheduling system based on FPGA, the system includes: the system clock module, used to generate system clock signal; a message manager according to the system clock signal timing update messages in the queue, according to the processing order of priority decision message; the message is to execute the task information; FPGA chip for processing order message manager determines the message, processing the message messages in the queue, the message and executes the corresponding task. The system ensures real-time control and reduces cost.

【技術實現步驟摘要】
一種基于FPGA的實時多任務調度系統
本專利技術涉及自動控制
，特別是涉及一種基于FPGA的實時多任務調度系統。
技術介紹
目前，在自動控制領域中，保證實時性是很重要的，設計者盡管可以期望選擇主頻更高，運算能力更強的處理器，以應對日益復雜的控制對象，但像EMC、散熱等工程問題卻往往成了很難跨越的障礙。此時，設計者往往又會試圖用增加處理器數量的方法，以達到控制要求，但降低成本、減少故障點也是不容忽視的問題。如何保證控制的實時性并降低成本是亟待解決的一個問題。
技術實現思路
本專利技術的目的是提供一種基于FPGA的實時多任務調度系統，以實現保證控制的實時性，并降低成本。為解決上述技術問題，本專利技術提供一種基于FPGA的實時多任務調度系統，該系統包括：系統時鐘模塊，用于產生系統時鐘信號；消息管理器，用于依據系統時鐘信號定時更新消息隊列中的消息，根據優先級決定消息的處理順序；所述消息為需要執行的任務信息；FPGA芯片，用于依據消息管理器決定的消息的處理順序，對消息隊列中的消息進行處理，執行與所述消息對應的任務。優選的，所述系統還包括計數器，用于對消息隊列中的消息進行計數。優選的，所述FPGA芯片還用于從外部數據總線獲取業務數據，把獲取到的業務數據緩存到片內信源FIFO中。優選的，所述FPGA芯片還包括：發送模塊，用于發送主進程；接收模塊，用于接收業務幀監測進程，接收數據，對數據進行解析。優選的，所述FPGA芯片還包括：信源數據管理模塊，用于執行數據消息查詢進程、內存數據確認進程、數據管理主進程、數據管理輔助進程和指針更新同步進程；信宿數據管理模塊，用于執行狀態輔助操作進程和更新狀態信息進程和更新狀態信息輔助進程。優選的，所述消息包括數據消息、命令消息和校驗碼消息。本專利技術所提供的一種基于FPGA的實時多任務調度系統，包括：系統時鐘模塊，用于產生系統時鐘信號；消息管理器，用于依據系統時鐘信號定時更新消息隊列中的消息，根據優先級決定消息的處理順序；所述消息為需要執行的任務信息；FPGA芯片，用于依據消息管理器決定的消息的處理順序，對消息隊列中的消息進行處理，執行與所述消息對應的任務。可見，消息管理器依據系統時鐘信號定時更新消息隊列中的消息，根據優先級決定消息的處理順序，FPGA芯片按照順序對消息進行處理，執行與消息對應的任務，如此通過消息管理器對消息進行更新，利用FPGA模塊采用并行方式執行多個消息對應的任務，按照處理順序執行，實現任務控制的實時性，并且不需要增加多個處理器來實現任務處理過程，只需要利用FPGA芯片進行處理即可，如此在保證實時性的前提下節省了成本，所以該系統實現保證控制的實時性，并降低成本。附圖說明為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。圖1為本專利技術所提供的一種基于FPGA的實時多任務調度系統的結構示意圖。具體實施方式本專利技術的核心是提供一種基于FPGA的實時多任務調度系統，以實現保證控制的實時性，并降低成本。為了使本
的人員更好地理解本專利技術方案，下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本專利技術一部分實施例，而不是全部的實施例。基于本專利技術中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術保護的范圍。請參考圖1，圖1為本專利技術所提供的一種基于FPGA的實時多任務調度系統的結構示意圖，該系統包括：系統時鐘模塊101，用于產生系統時鐘信號；消息管理器102，用于依據系統時鐘信號定時更新消息隊列中的消息，根據優先級決定消息的處理順序；所述消息為需要執行的任務信息；FPGA芯片103，用于依據消息管理器決定的消息的處理順序，對消息隊列中的消息進行處理，執行與消息對應的任務。其中，所述消息包括數據消息、命令消息和校驗碼消息。可選的，所述系統還包括計數器，用于對消息隊列中的消息進行計數。FPGA芯片還用于從外部數據總線獲取業務數據，把獲取到的業務數據緩存到片內信源FIFO中。FPGA芯片還包括：發送模塊，用于發送主進程；接收模塊，用于接收業務幀監測進程，接收數據，對數據進行解析。FPGA芯片還包括：信源數據管理模塊，用于執行數據消息查詢進程、內存數據確認進程、數據管理主進程、數據管理輔助進程和指針更新同步進程；信宿數據管理模塊，用于執行狀態輔助操作進程和更新狀態信息進程和更新狀態信息輔助進程。可見，消息管理器依據系統時鐘信號定時更新消息隊列中的消息，根據優先級決定消息的處理順序，FPGA芯片按照順序對消息進行處理，執行與消息對應的任務，如此通過消息管理器對消息進行更新，利用FPGA芯片采用并行方式執行多個消息對應的任務，按照處理順序執行，實現任務控制的實時性，并且不需要增加多個處理器來實現任務處理過程，只需要利用FPGA芯片進行處理即可，如此在保證實時性的前提下節省了成本，所以該系統實現保證控制的實時性，并降低成本。具體的，FPGA的基本單元，即查找表Look-Up-Table——簡稱為LUT，相當一個RAM單元。FPGA中多使用4輸入的LUT，所以每一個LUT可以看成一個有4位地址線的RAM。當通過原理圖或語言描述了一個邏輯電路以后，FPGA開發軟件會自動計算邏輯電路所有可能的結果，并把結果事先寫入RAM，即每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出地址對應的內容，然后輸出即可。基于查找表的功能，FPGA可以執行并行操作。與傳統的串行操作機制相比，這種并行方式，可以大大提高邏輯運算能力。因此FPGA具有同時處理多個事件的能力。消息管理器與在操作系統的消息隊列相關。由于FPGA具有并行運算的能力，所以可以同時響應多個來自外部的激勵事件。但在實際的自動控制系統中，針對事件的響應，往往應該是有序的。把事件作為消息，并把各種消息依次排序，就可得到消息隊列。而消息管理器即是負責把消息隊列中等待處理的消息，按照預定規則發送給執行單位，使其執行相應操作的信息處理單元。用FPGA實現多任務調度，系統就必須具有系統時鐘，系統時鐘是調度機制的源動力。這是因為調度系統，判別消息，給“消息”排序，都是基于LUT的硬件結構，若沒有時鐘觸發，LUT的尋址就無法實現。此外，由于輸入自動控制系統的激勵往往是跨時域的，所以系統時鐘可以是多路，以應對響應速度不同的事件。多路時鐘可以具備一定相位關系，可以通過鎖相環等實現。該系統還可以包括管理單元，管理單元除包含消息管理器外，還可以包括對應系統時鐘的計數器、參數配置單元、異常恢復單元等。該模塊，可以認為是調度系統的中樞。在設計該模塊時，除要考慮內部邏輯同步外，還要考慮防止自鎖。該系統還可以包括執行單元，執行單元通常是對來自管理單元的指令進行解釋的。這是因為，一些復雜的操作，可能是由若干動作序列組合而成，為了保證管理單元的實時性，對于那些比較復雜的事件，執行單元協助完成最終控制信息的生成。也正是因為執行單元直接面對底層的邏輯模塊，有比較復雜的時域變本文檔來自技高網...

【技術保護點】
一種基于FPGA的實時多任務調度系統，其特征在于，包括：系統時鐘模塊，用于產生系統時鐘信號；消息管理器，用于依據系統時鐘信號定時更新消息隊列中的消息，根據優先級決定消息的處理順序；所述消息為需要執行的任務信息；FPGA芯片，用于依據消息管理器決定的消息的處理順序，對消息隊列中的消息進行處理，執行與所述消息對應的任務。

【技術特征摘要】
1.一種基于FPGA的實時多任務調度系統，其特征在于，包括：系統時鐘模塊，用于產生系統時鐘信號；消息管理器，用于依據系統時鐘信號定時更新消息隊列中的消息，根據優先級決定消息的處理順序；所述消息為需要執行的任務信息；FPGA芯片，用于依據消息管理器決定的消息的處理順序，對消息隊列中的消息進行處理，執行與所述消息對應的任務。2.如權利要求1所述的系統，其特征在于，所述系統還包括計數器，用于對消息隊列中的消息進行計數。3.如權利要求1所述的系統，其特征在于，所述FPGA芯片還用于從外部數據總線獲取業務數據，把獲取到的業務數據緩存到...

【專利技術屬性】
技術研發人員：廖娟，
申請(專利權)人：重慶森坦科技有限公司，
類型：發明
國別省市：重慶,50