一種芯片及其封裝方法技術(shù)

本發(fā)明專利技術(shù)實(shí)施例公開了一種芯片及其封裝方法，該芯片封裝方法包括：在晶片的電極上形成導(dǎo)電凸點(diǎn)，將晶片貼附在貼片膜上并將晶片切割為多個(gè)芯片，其中，電極位于晶片的正面，晶片的正面與貼片膜貼合；拉伸貼片膜以使貼附在貼片膜上的任意相鄰兩個(gè)芯片之間具有間隙；在多個(gè)芯片的背離貼片膜的第一表面上形成第一絕緣層，以及去除貼片膜并在多個(gè)芯片的面向貼片膜的第二表面上形成第二絕緣層且露出導(dǎo)電凸點(diǎn)；在多個(gè)芯片上布線且布線完成后切割以形成多個(gè)芯片產(chǎn)品。本發(fā)明專利技術(shù)實(shí)施例中，減少了封裝工藝流程，降低了封裝成本，消除了因貼片工藝誤差導(dǎo)致的重構(gòu)芯片位置精度的問題。

Chip and packaging method thereof

The embodiment of the invention discloses a chip and packaging method, including the chip encapsulation method: conductive bumps formed on the wafer electrode, the wafer is attached to the membrane patch and the wafer is cut into a plurality of chips, the positive electrode on the wafer, the front surface of the wafer and patch film; tensile patch in order to make the film between any adjacent patch membrane attached to the two chip with a gap; a first insulating layer is formed on the surface of the first departure from the multiple patch membrane chip, and a second surface facing the patch membrane removal and patch membrane in multiple chip formed on the second insulating layer and the exposed conductive bumps in; a plurality of chip wiring and wiring after cutting to form a plurality of chip products. In the embodiment of the invention, the packaging technological process is reduced, the encapsulation cost is reduced, and the position accuracy of the reconstructed chip caused by the process error of the patch is eliminated.

【技術(shù)實(shí)現(xiàn)步驟摘要】
一種芯片及其封裝方法
本專利技術(shù)實(shí)施例涉及芯片封裝技術(shù)，尤其涉及一種芯片及其封裝方法。
技術(shù)介紹
隨著電子產(chǎn)品多功能化和小型化的快速發(fā)展，高密度微電子組裝技術(shù)逐漸成為電子產(chǎn)品的主要組裝技術(shù)。為了配合電子產(chǎn)品尤其是智能手機(jī)、掌上電腦、超級本等產(chǎn)品的發(fā)展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向發(fā)展，因此芯片的封裝技術(shù)也越來越重要。現(xiàn)有的芯片封裝技術(shù)主要是晶圓級封裝技術(shù)。采用晶圓級封裝技術(shù)封裝芯片時(shí)，首先將裁切好的芯片通過膠膜貼到承載片上，然后通過塑封工藝進(jìn)行封裝并在塑封完成后去除承載片和膠膜使芯片正面漏出，最后進(jìn)行布線和電路布局后切割為單個(gè)芯片產(chǎn)品。顯然，現(xiàn)有晶圓級封裝技術(shù)在封裝芯片過程中存在以下不足：貼膠膜和貼芯片等工藝均需要專用的承載片和相關(guān)配套設(shè)備，增加了工藝成本；增加了臨時(shí)鍵合技術(shù)；貼芯片精度較低。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)實(shí)施例提供一種芯片及其封裝方法，以解決現(xiàn)有封裝技術(shù)的工藝流程多且成本高等問題。第一方面，本專利技術(shù)實(shí)施例提供了一種芯片封裝方法，該芯片封裝方法包括：在晶片的電極上形成導(dǎo)電凸點(diǎn)，將所述晶片貼附在貼片膜上并將所述晶片切割為多個(gè)芯片，其中，所述電極位于所述晶片的正面，所述晶片的正面與所述貼片膜貼合；拉伸所述貼片膜以使貼附在所述貼片膜上的任意相鄰兩個(gè)所述芯片之間具有間隙；在所述多個(gè)芯片的背離所述貼片膜的第一表面上形成第一絕緣層，以及去除所述貼片膜并在所述多個(gè)芯片的面向所述貼片膜的第二表面上形成第二絕緣層且露出所述導(dǎo)電凸點(diǎn)；在所述多個(gè)芯片上布線且布線完成后切割以形成多個(gè)芯片產(chǎn)品。進(jìn)一步地，將晶片貼附在貼片膜上之前，還包括：將所述貼片膜貼附在環(huán)形封裝模具上，其中，所述環(huán)形封裝模具的形狀為方環(huán)形或圓環(huán)形。進(jìn)一步地，在晶片的電極上形成導(dǎo)電凸點(diǎn)的具體執(zhí)行過程為：采用電鍍工藝、化學(xué)鍍工藝或引線鍵合工藝在所述晶片的電極上形成所述導(dǎo)電凸點(diǎn)。進(jìn)一步地，拉伸所述貼片膜的具體執(zhí)行過程為：采用張膜機(jī)拉伸所述貼片膜以使所述貼片膜撐開，使貼附在所述貼片膜上的任意相鄰兩個(gè)所述芯片之間具有間隙。進(jìn)一步地，任意相鄰兩個(gè)所述芯片之間的間隙大于或等于5微米且小于或等于5毫米。進(jìn)一步地，在所述多個(gè)芯片的面向所述貼片膜的第二表面上形成第二絕緣層且露出所述導(dǎo)電凸點(diǎn)包括：在所述多個(gè)芯片的第二表面上形成第二絕緣層，對所述第二絕緣層進(jìn)行刻蝕處理并刻蝕至所述導(dǎo)電凸點(diǎn)的表面。進(jìn)一步地，所述第一絕緣層和所述第二絕緣層均為感光樹脂材料。進(jìn)一步地，在所述多個(gè)芯片上布線包括：在所述多個(gè)芯片的第二表面上形成第一保護(hù)層并在所述第一保護(hù)層中形成與所述導(dǎo)電凸點(diǎn)對應(yīng)的第一過孔且所述第一過孔的底部延伸至所述導(dǎo)電凸點(diǎn)的表面；在所述第一保護(hù)層上形成導(dǎo)電圖案，所述導(dǎo)電圖案通過所述第一過孔與所述導(dǎo)電凸點(diǎn)電連接；在所述導(dǎo)電圖案上形成第二保護(hù)層并在所述第二保護(hù)層中形成與所述導(dǎo)電凸點(diǎn)對應(yīng)的第二過孔且所述第二過孔的底部延伸至所述導(dǎo)電圖案的表面，在垂直于所述芯片的方向上，所述第二過孔的投影與對應(yīng)的所述導(dǎo)電凸點(diǎn)的投影交疊；在所述第二過孔中形成焊球，所述焊球通過所述第二過孔與所述導(dǎo)電圖案電連接。進(jìn)一步地，所述第一保護(hù)層和所述第二保護(hù)層均為感光樹脂材料。第二方面，本專利技術(shù)實(shí)施例還提供了一種芯片，該芯片采用如上所述的芯片封裝方法進(jìn)行封裝，該芯片包括：位于晶片的電極上的導(dǎo)電凸點(diǎn)，所述晶片貼附在貼片膜上且所述晶片包括多個(gè)芯片，其中，所述電極位于所述晶片的正面，所述晶片的正面與所述貼片膜貼合；貼附在所述貼片膜上的任意相鄰兩個(gè)所述芯片之間具有間隙；位于所述多個(gè)芯片的背離所述貼片膜的第一表面上的第一絕緣層，以及去除所述貼片膜后位于所述多個(gè)芯片的面向所述貼片膜的第二表面上的第二絕緣層，其中，所述第二絕緣層露出所述導(dǎo)電凸點(diǎn)；位于所述多個(gè)芯片上的布線層。本專利技術(shù)實(shí)施例提供的芯片及其封裝方法，將晶片貼附在貼片膜上，可固定晶片，便于對晶片進(jìn)行劃片形成多個(gè)芯片，再通過拉伸貼片膜使貼片膜撐開，進(jìn)而使得任意相鄰兩個(gè)芯片之間具有間隙，在芯片的第一表面和第二表面上分別形成第一絕緣層和第二絕緣層并露出導(dǎo)電凸點(diǎn)，便于后續(xù)芯片堆疊，封裝完成后對芯片布線后進(jìn)行切割形成芯片產(chǎn)品。與現(xiàn)有技術(shù)相比，本專利技術(shù)實(shí)施例中無需提供一承載片并在承載片上貼芯片粘結(jié)膠以作為臨時(shí)鍵合結(jié)構(gòu)，也無需采用貼片工藝將裁切好的多個(gè)芯片按照一定間隔倒裝在粘結(jié)膠上，因此減少了封裝工藝流程，降低了封裝成本，消除了因貼片工藝誤差導(dǎo)致的重構(gòu)芯片位置精度的問題。附圖說明為了更清楚地說明本專利技術(shù)實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖做一簡單地介紹，顯而易見地，下面描述中的附圖是本專利技術(shù)的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1是本專利技術(shù)實(shí)施例提供的芯片封裝方法的流程圖；圖2A～圖2J是本專利技術(shù)實(shí)施例提供的芯片封裝工藝的流程圖；圖3是本專利技術(shù)實(shí)施例提供的芯片的局部示意圖。具體實(shí)施方式為使本專利技術(shù)的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，以下將參照本專利技術(shù)實(shí)施例中的附圖，通過實(shí)施方式清楚、完整地描述本專利技術(shù)的技術(shù)方案，顯然，所描述的實(shí)施例是本專利技術(shù)一部分實(shí)施例，而不是全部的實(shí)施例。基于本專利技術(shù)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本專利技術(shù)保護(hù)的范圍。圖1為本專利技術(shù)實(shí)施例提供的一種芯片封裝方法的流程圖。本實(shí)施例提供的芯片封裝方法具體包括如下步驟：步驟110、在晶片的電極上形成導(dǎo)電凸點(diǎn)，將晶片貼附在貼片膜上并將晶片切割為多個(gè)芯片，其中，電極位于晶片的正面，晶片的正面與貼片膜貼合。本實(shí)施例中晶片是制造半導(dǎo)體芯片的基本材料，多指硅半導(dǎo)體集成電路制作所用的硅晶片，通常為圓形，因此也稱為晶圓。本實(shí)施例中晶片是晶圓加工廠已經(jīng)加工好的晶圓片，選定晶圓片后在晶圓片的一側(cè)表面設(shè)置有電極，本實(shí)施例中還在晶片的電極上形成導(dǎo)電凸點(diǎn)，設(shè)置導(dǎo)電凸點(diǎn)后能夠使互連長度更短，互連的電阻和電感更小，器件的電性能得到明顯提高和改善。本實(shí)施例中晶片的正面是指晶片具有電極和導(dǎo)電凸點(diǎn)的一側(cè)表面也稱為功能面，晶片的不具有電極的一側(cè)基板表面為晶片背面也稱為非功能面。本領(lǐng)域技術(shù)人員可以理解，本專利技術(shù)中晶片不僅限于硅晶片且其形狀不僅限于圓形，任意一種用于制造芯片的晶片均落入本專利技術(shù)的保護(hù)范圍。本實(shí)施例中貼片膜的至少一側(cè)表面具有粘性，晶片正面貼附在貼片膜的具有粘性的一側(cè)表面上，則貼片膜能夠固定晶片。晶片固定在貼片膜后，可采用劃片工藝對晶片進(jìn)行切割以形成多個(gè)芯片。在本實(shí)施例中可選貼片膜置于平臺(tái)上便于進(jìn)行晶片劃片。可選的，在貼附晶片之前可對晶片的正面和背面進(jìn)行研磨減薄。從晶圓加工廠中采選晶片后，在運(yùn)輸過程中晶片可能出現(xiàn)鋸痕和表面損傷，則采用研磨工藝研磨晶片能夠減少晶片正面和背面的鋸痕和表面損傷，同時(shí)研磨還能夠減薄晶片厚度，幫助釋放晶片生產(chǎn)過程中積累的應(yīng)力，提高晶片質(zhì)量。步驟120、拉伸貼片膜以使貼附在貼片膜上的任意相鄰兩個(gè)芯片之間具有間隙。本實(shí)施例中劃片完成后，通過拉伸貼片膜可以撐開貼片膜，則貼合在貼片膜上的各個(gè)芯片之間也出現(xiàn)間隙，具體的拉伸完成后貼附在貼片膜上的任意相鄰兩個(gè)芯片之間均具有間隙。可選的，采用張膜機(jī)拉伸貼片膜以使貼片膜撐開，使貼附在貼片膜上的任意相鄰兩個(gè)芯片之間具有間隙，張膜機(jī)用于拉伸薄膜并將薄膜撐開，則在本實(shí)施本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種芯片封裝方法，其特征在于，包括：在晶片的電極上形成導(dǎo)電凸點(diǎn)，將所述晶片貼附在貼片膜上并將所述晶片切割為多個(gè)芯片，其中，所述電極位于所述晶片的正面，所述晶片的正面與所述貼片膜貼合；拉伸所述貼片膜以使貼附在所述貼片膜上的任意相鄰兩個(gè)所述芯片之間具有間隙；在所述多個(gè)芯片的背離所述貼片膜的第一表面上形成第一絕緣層，以及去除所述貼片膜并在所述多個(gè)芯片的面向所述貼片膜的第二表面上形成第二絕緣層且露出所述導(dǎo)電凸點(diǎn)；在所述多個(gè)芯片上布線且布線完成后切割以形成多個(gè)芯片產(chǎn)品。

【技術(shù)特征摘要】
1.一種芯片封裝方法，其特征在于，包括：在晶片的電極上形成導(dǎo)電凸點(diǎn)，將所述晶片貼附在貼片膜上并將所述晶片切割為多個(gè)芯片，其中，所述電極位于所述晶片的正面，所述晶片的正面與所述貼片膜貼合；拉伸所述貼片膜以使貼附在所述貼片膜上的任意相鄰兩個(gè)所述芯片之間具有間隙；在所述多個(gè)芯片的背離所述貼片膜的第一表面上形成第一絕緣層，以及去除所述貼片膜并在所述多個(gè)芯片的面向所述貼片膜的第二表面上形成第二絕緣層且露出所述導(dǎo)電凸點(diǎn)；在所述多個(gè)芯片上布線且布線完成后切割以形成多個(gè)芯片產(chǎn)品。2.根據(jù)權(quán)利要求1所述的芯片封裝方法，其特征在于，將晶片貼附在貼片膜上之前，還包括：將所述貼片膜貼附在環(huán)形封裝模具上，其中，所述環(huán)形封裝模具的形狀為方環(huán)形或圓環(huán)形。3.根據(jù)權(quán)利要求1所述的芯片封裝方法，其特征在于，在晶片的電極上形成導(dǎo)電凸點(diǎn)的具體執(zhí)行過程為：采用電鍍工藝、化學(xué)鍍工藝或引線鍵合工藝在所述晶片的電極上形成所述導(dǎo)電凸點(diǎn)。4.根據(jù)權(quán)利要求1所述的芯片封裝方法，其特征在于，拉伸所述貼片膜的具體執(zhí)行過程為：采用張膜機(jī)拉伸所述貼片膜以使所述貼片膜撐開，使貼附在所述貼片膜上的任意相鄰兩個(gè)所述芯片之間具有間隙。5.根據(jù)權(quán)利要求1所述的芯片封裝方法，其特征在于，任意相鄰兩個(gè)所述芯片之間的間隙大于或等于5微米且小于或等于5毫米。6.根據(jù)權(quán)利要求1所述的芯片封裝方法，其特征在于，在所述多個(gè)芯片的面向所述貼片膜的第二表面上形成第二絕緣層且露出所述導(dǎo)電凸點(diǎn)包括：在所述多個(gè)芯片的第二表面上形成第二絕緣層，對所述第二絕緣層進(jìn)行刻...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：陳峰，陸原，
申請(專利權(quán))人：華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司，
類型：發(fā)明
國別省市：江蘇,32