包括鰭結(jié)構(gòu)的半導(dǎo)體器件及其制造方法技術(shù)

半導(dǎo)體FET器件包括緩沖結(jié)構(gòu)和鰭結(jié)構(gòu)。緩沖結(jié)構(gòu)具有鰭狀，設(shè)置在襯底上方并且沿著第一方向延伸。鰭結(jié)構(gòu)包括FET器件的溝道區(qū)，設(shè)置在緩沖結(jié)構(gòu)上并且沿著第一方向延伸。沿著與第一方向垂直的第二方向的緩沖結(jié)構(gòu)的寬度大于沿著第二方向在緩沖結(jié)構(gòu)和鰭結(jié)構(gòu)之間的界面處測量的鰭結(jié)構(gòu)的寬度。本發(fā)明專利技術(shù)的實施例還涉及包括鰭結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)涉及半導(dǎo)體集成電路，更具體地，涉及具有鰭結(jié)構(gòu)的半導(dǎo)體器件及其制造工藝。
技術(shù)介紹
隨著半導(dǎo)體工業(yè)在追求更高的器件密度、更高的性能和更低的成本的過程中進入納米技術(shù)工藝節(jié)點，來自制造和設(shè)計問題的挑戰(zhàn)已經(jīng)引起諸如鰭式場效應(yīng)晶體管(FinFET)的三維設(shè)計的發(fā)展。FinFET器件通常包括具有高高寬比的半導(dǎo)體鰭，并且在半導(dǎo)體鰭中形成半導(dǎo)體晶體管器件的溝道和源極/漏極區(qū)。利用溝道和源極/漏極區(qū)的增大的表面面積的優(yōu)勢，在鰭器件上方以及沿著鰭器件的側(cè)面(例如，包裹)形成柵極以產(chǎn)生更快、更可靠和更易控制的半導(dǎo)體晶體管器件。在FinFET器件中，鰭結(jié)構(gòu)的上部用作溝道，而鰭結(jié)構(gòu)的下部用作阱。在一些FinFET中，鰭結(jié)構(gòu)可以包括將適當?shù)膽?yīng)力提供至溝道層的緩沖層以增強溝道層中的載流子遷移率。
技術(shù)實現(xiàn)思路
本專利技術(shù)的實施例提供了一種用于制造半導(dǎo)體器件的方法，包括：在襯底上方形成緩沖結(jié)構(gòu)，所述緩沖結(jié)構(gòu)具有鰭狀并且沿著第一方向延伸，所述緩沖結(jié)構(gòu)具有與所述襯底不同的晶格常數(shù)；以及在形成鰭狀緩沖結(jié)構(gòu)之后，在所述鰭狀緩沖結(jié)構(gòu)的上表面上方形成鰭結(jié)構(gòu)，其中，沿著與所述第一方向垂直的第二方向的所述緩沖結(jié)構(gòu)的寬度大于沿著所述第二方向在所述緩沖結(jié)構(gòu)和所述鰭結(jié)構(gòu)之間的界面處測量的所述鰭結(jié)構(gòu)的寬度，所述緩沖結(jié)構(gòu)的上表面在所述界面處與所述鰭結(jié)構(gòu)的底部接觸。本專利技術(shù)的另一實施例提供了一種用于制造半導(dǎo)體器件的方法，包括：在襯底上方形成多個緩沖結(jié)構(gòu)，所述緩沖結(jié)構(gòu)具有鰭狀且沿著第一方向延伸，并且布置為在與所述第一方向交叉的第二方向上彼此平行，所述緩沖結(jié)構(gòu)具有與所述襯底不同的晶格常數(shù)；以及在形成鰭狀緩沖結(jié)構(gòu)之后，在相應(yīng)的一個所述鰭狀緩沖結(jié)構(gòu)的上表面上方形成鰭結(jié)構(gòu)。本專利技術(shù)的又一實施例提供了一種半導(dǎo)體FET器件，包括：緩沖結(jié)構(gòu)，具有鰭狀并且設(shè)置在襯底上方，所述緩沖結(jié)構(gòu)沿著第一方向延伸；以及鰭結(jié)構(gòu)，包括設(shè)置在所述緩沖結(jié)構(gòu)上的FET器件的溝道區(qū)，并且所述鰭結(jié)構(gòu)沿著所述第一方向延伸；其中，沿著與所述第一方向垂直的第二方向的所述緩沖結(jié)構(gòu)的寬度大于沿著所述第二方向在所述緩沖結(jié)構(gòu)和所述鰭結(jié)構(gòu)之間的界面處測量的所述鰭結(jié)構(gòu)的寬度，所述緩沖結(jié)構(gòu)的上表面在所述界面處與所述鰭結(jié)構(gòu)的底部接觸。附圖說明當結(jié)合附圖進行閱讀時，從以下詳細描述可最佳理解本專利技術(shù)的各方面。應(yīng)該強調(diào)，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。圖1A是根據(jù)本專利技術(shù)的一個實施例的具有鰭結(jié)構(gòu)的半導(dǎo)體FET器件(FinFET)的示例性立體圖。圖1B至圖1D是根據(jù)本專利技術(shù)的一些實施例的FinFET器件的示例性平面圖。圖2至圖13示出了根據(jù)本專利技術(shù)的一個實施例的用于制造FinFET器件的示例性順序工藝。圖14至圖26示出了根據(jù)本專利技術(shù)的另一實施例的用于制造FinFET器件的示例性順序工藝。具體實施方式應(yīng)該理解，以下公開內(nèi)容提供了許多用于實現(xiàn)本專利技術(shù)的不同特征的不同實施例或?qū)嵗?。下面描述了組件和布置的具體實例以簡化本專利技術(shù)。當然，這些僅僅是實例，而不旨在限制本專利技術(shù)。例如，元件的尺寸不限于公開的范圍或值，而是可以取決于工藝條件和/或器件的期望性質(zhì)。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。為了簡化和清楚，可以以不同的比例任意地繪制各個部件。而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術(shù)語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作出相應(yīng)的解釋。此外，術(shù)語“由…制成”可以意指“包括”或“由…組成”。圖1A是根據(jù)本專利技術(shù)的一個實施例的具有形成在緩沖結(jié)構(gòu)上方的鰭結(jié)構(gòu)的半導(dǎo)體FET器件(FinFET)的示例性立體圖。在這些圖中，為了簡化，省略了一些層/部件。FinFET器件1包括襯底2、用作緩沖結(jié)構(gòu)3的第一外延層、設(shè)置在緩沖結(jié)構(gòu)3上方的用作FinFET器件1的溝道層的鰭結(jié)構(gòu)5、隔離絕緣層6和柵極結(jié)構(gòu)7等。在圖1A中，在襯底2上方設(shè)置一個鰭結(jié)構(gòu)5。然而，鰭結(jié)構(gòu)的數(shù)量不限于一個。鰭結(jié)構(gòu)(和第一外延層3)的數(shù)量可以是兩個或多個。此外，可以鄰近鰭結(jié)構(gòu)5的兩側(cè)設(shè)置多個偽鰭結(jié)構(gòu)的一個以改進圖案化工藝中的圖案保真度。第一外延層3用作緩沖結(jié)構(gòu)以使由襯底2和鰭結(jié)構(gòu)5之間的晶格失配引起的應(yīng)變弛豫，以及向鰭結(jié)構(gòu)5施加適當?shù)膽?yīng)力。緩沖結(jié)構(gòu)3也具有與襯底2不同的晶格常數(shù)。在一些實施例中，用作阻擋層的第二外延層4可以設(shè)置在第一外延(緩沖)層3和鰭結(jié)構(gòu)5之間。在本專利技術(shù)中，緩沖結(jié)構(gòu)3具有在與鰭結(jié)構(gòu)5相同的方向(Y方向)上延伸的鰭式結(jié)構(gòu)。鰭式結(jié)構(gòu)包括矩形平行六面體形狀、條狀或長而薄的柱狀的鰭結(jié)構(gòu)。如圖1A所示，緩沖結(jié)構(gòu)3的側(cè)表面和部分上表面由隔離絕緣層6覆蓋。在這個方面，緩沖結(jié)構(gòu)3在形成在襯底2的整個表面上方的均勻的毯狀層上方應(yīng)該是顯著的。在本專利技術(shù)中，如圖1B所示，圖1B是根據(jù)本專利技術(shù)的一個實施例的FinFET器件的示例性平面圖，在襯底2上方設(shè)置多個和單獨的緩沖結(jié)構(gòu)3。如果均勻的毯狀層形成在襯底2的整個表面上方，由于襯底和緩沖結(jié)構(gòu)之間的晶格失配，將在毯狀層中引起諸如晶格位錯的許多缺陷(例如，大于1×103cm-3)。特別地，當毯狀層的厚度較大時，將引起更多缺陷。相反，在本實施例中，由于具有鰭式結(jié)構(gòu)的多個和單獨的緩沖結(jié)構(gòu)3設(shè)置在襯底2上方，在一些實施例中的每個緩沖結(jié)構(gòu)中包含的缺陷可以減少至小于1×103cm-3和可以小于1×102cm-3。在其他實施例中，緩沖結(jié)構(gòu)基本上沒有缺陷。如圖1A所示，沿著Y方向在一個緩沖結(jié)構(gòu)3上方設(shè)置一個鰭結(jié)構(gòu)5。沿著Y方向設(shè)置在一個緩沖結(jié)構(gòu)上方的鰭結(jié)構(gòu)的數(shù)量不限于一個，并且如圖1C所示，多于一個的鰭結(jié)構(gòu)5可以沿著Y方向設(shè)置在緩沖結(jié)構(gòu)3上方。換句話說，鰭結(jié)構(gòu)5分成沿著Y方向的多個鰭結(jié)構(gòu)，該多個鰭結(jié)構(gòu)沿著Y方向?qū)?。在圖1A中，沿著X方向設(shè)置在一個緩沖結(jié)構(gòu)3上方的鰭結(jié)構(gòu)的數(shù)量也是一個。然而，沿著X方向設(shè)置在一個緩沖結(jié)構(gòu)3上方的鰭結(jié)構(gòu)的數(shù)量不限于一個，并且如圖1D所示，多于一個的鰭結(jié)構(gòu)5可以沿著X方向設(shè)置在緩沖結(jié)構(gòu)3上方。換句話說，多個鰭結(jié)構(gòu)5設(shè)置為在X方向上彼此平行。然而，在這種情況下，X方向上的緩沖結(jié)構(gòu)的寬度將變大，并且可以引起緩沖結(jié)構(gòu)3中的缺陷。在本專利技術(shù)的一些實施例中，緩沖結(jié)構(gòu)3的寬度W1約等于或大于鰭結(jié)構(gòu)5的寬度W2的兩倍(W1≥W2)以從緩沖結(jié)構(gòu)3至鰭結(jié)構(gòu)(溝道層)5施加足夠量的應(yīng)力。緩沖結(jié)構(gòu)3的寬度W1等于或小于H1×1/3，其中，H1是從襯底2的緩沖結(jié)構(gòu)的高度。當寬度W1大于該值時，將在緩沖結(jié)構(gòu)中引起更多的缺陷。在一些實施例中，緩沖結(jié)構(gòu)3的寬度W1在約10nm至約100nm的范圍內(nèi)，并且在其他實施例中可以在約15nm至約30nm的范圍內(nèi)。在一些實施例中，鰭結(jié)構(gòu)5的寬度W2在約3nm至約20nm的范圍內(nèi)，并且在其他實本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種用于制造半導(dǎo)體器件的方法，包括：在襯底上方形成緩沖結(jié)構(gòu)，所述緩沖結(jié)構(gòu)具有鰭狀并且沿著第一方向延伸，所述緩沖結(jié)構(gòu)具有與所述襯底不同的晶格常數(shù)；以及在形成鰭狀緩沖結(jié)構(gòu)之后，在所述鰭狀緩沖結(jié)構(gòu)的上表面上方形成鰭結(jié)構(gòu)，其中，沿著與所述第一方向垂直的第二方向的所述緩沖結(jié)構(gòu)的寬度大于沿著所述第二方向在所述緩沖結(jié)構(gòu)和所述鰭結(jié)構(gòu)之間的界面處測量的所述鰭結(jié)構(gòu)的寬度，所述緩沖結(jié)構(gòu)的上表面在所述界面處與所述鰭結(jié)構(gòu)的底部接觸。

【技術(shù)特征摘要】
2015.07.31 US 14/815,7221.一種用于制造半導(dǎo)體器件的方法，包括：在襯底上方形成緩沖結(jié)構(gòu)，所述緩沖結(jié)構(gòu)具有鰭狀并且沿著第一方向延伸，所述緩沖結(jié)構(gòu)具有與所述襯底不同的晶格常數(shù)；以及在形成鰭狀緩沖結(jié)構(gòu)之后，在所述鰭狀緩沖結(jié)構(gòu)的上表面上方形成鰭結(jié)構(gòu)，其中，沿著與所述第一方向垂直的第二方向的所述緩沖結(jié)構(gòu)的寬度大于沿著所述第二方向在所述緩沖結(jié)構(gòu)和所述鰭結(jié)構(gòu)之間的界面處測量的所述鰭結(jié)構(gòu)的寬度，所述緩沖結(jié)構(gòu)的上表面在所述界面處與所述鰭結(jié)構(gòu)的底部接觸。2.根據(jù)權(quán)利要求1所述的方法，其中，形成緩沖結(jié)構(gòu)包括：在所述襯底上方形成第一絕緣層；圖案化所述第一絕緣層以形成在所述第一方向上延伸的第一開口，從而使得所述襯底的上表面暴露于所述第一開口；以及在所述第一開口中形成第一半導(dǎo)體材料。3.根據(jù)權(quán)利要求1所述的方法，其中，形成緩沖結(jié)構(gòu)包括：在所述襯底上方形成偽鰭結(jié)構(gòu)；在所述偽鰭結(jié)構(gòu)的側(cè)表面上方形成側(cè)壁間隔件；在形成所述側(cè)壁間隔件之后，在所述偽鰭結(jié)構(gòu)的上表面和所述襯底的上表面上形成覆蓋層；在形成所述覆蓋層之后，去除所述側(cè)壁間隔件以暴露所述偽鰭結(jié)構(gòu)的至少側(cè)表面；至少在所述偽鰭結(jié)構(gòu)的暴露的側(cè)表面上形成第一半導(dǎo)體層；以及去除形成的半導(dǎo)體層的上部。4.根據(jù)權(quán)利要求3所述的方法，其中：在去除所述側(cè)壁間隔件中，也暴露由所述側(cè)壁間隔件的底部覆蓋的所述襯底的部分，并且在形成所述第一半導(dǎo)體層中，所述第一半導(dǎo)體層也形成在所述襯底...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：馮家馨，陳燕銘，
申請(專利權(quán))人：臺灣積體電路制造股份有限公司，
類型：發(fā)明
國別省市：中國臺灣;71