半導體器件的制造方法、襯底處理裝置及記錄介質制造方法及圖紙

本發明專利技術涉及半導體器件的制造方法、襯底處理裝置及記錄介質。可提高形成于襯底上的膜的特性。本發明專利技術提供一種半導體器件的制造方法，其具有下述工序：將形成有具有硅氮鍵的膜、并對膜實施了前烘的襯底搬入處理容器的工序；以前烘的溫度以下的第一溫度向襯底供給含氧氣體的工序；和以高于所述第一溫度的第二溫度向襯底供給處理氣體的工序。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及半導體器件的制造方法、襯底處理裝置及記錄介質。
技術介紹
隨著大規模集成電路(LargeScaleIntegratedCircuit，以下稱為LSI)的微細化，對于控制晶體管元件間的漏電流干涉的加工技術而言，技術上的困難日益增加。LSI的元件間分離通過下述方法進行：在作為襯底的硅(Si)上，在想要分離的元件間形成槽或孔等空隙，在所述空隙中堆積絕緣物。作為絕緣物，多是使用氧化膜，例如，使用氧化硅膜。氧化硅膜通過Si襯底本身的氧化、化學氣相成長法(ChemicalVaporDeposition，以下稱為CVD)、絕緣物涂布法(SpinOnDielectric，以下稱為SOD)而形成。隨著近年來的微細化，對于微細結構的埋入、特別是氧化物對縱向深的空隙結構或橫向窄的空隙結構的埋入而言，利用CVD法進行的埋入方法正在達到技術極限。在這樣的背景下，使用了具有流動性的氧化物的埋入方法、即SOD的采用有增加的趨勢。在SOD中，使用被稱為SOG(Spinonglass)的包含無機或有機成分的涂布絕緣材料。該材料在CVD氧化膜出現之前就被用于LSI的制造工序，但加工技術為0.35μm～1μm左右的加工尺寸，并不微細，因此，涂布后的改質方法容許在氮氣氛下進行400℃左右的熱處理。
技術實現思路
然而，以近年來的LSI、DRAM(DynamicRandomAccessMemory)、FlashMemory為代表的半導體器件的最小加工尺寸小于50nm寬度，保持品質的微細化、制造吞吐量(throughput)提高的達成、處理溫度的低溫化逐漸變難。本專利技術的目的在于提供一種能夠提高形成于襯底上的膜的特性、并且提高制造吞吐量的技術。根據一方案，提供一種半導體器件的制造方法，其具有下述工序：將形成有具有硅氮鍵的膜、并對該膜實施了前烘的襯底搬入處理容器內的工序；以所述前烘的溫度以下的第一溫度向所述襯底供給含氧氣體的工序；和以高于所述第一溫度的第二溫度向所述襯底供給處理氣體的工序。根據另一方案，提供一種襯底處理裝置，其具有：處理容器，收納形成有具有硅氮鍵的膜、并對該膜實施了前烘的襯底；含氧氣體供給部，向所述處理容器內的所述襯底供給含氧氣體；處理氣體供給部，向所述處理容器內的所述襯底供給處理氣體；加熱部，對所述襯底進行加熱；控制部，構成為控制所述含氧氣體供給部、所述處理氣體供給部和所述加熱部，以使得在不供給所述處理氣體、而是供給所述含氧氣體的狀態下，以所述前烘工序的溫度以下的第一溫度將所述襯底加熱規定時間，在供給所述處理氣體的狀態下，以高于所述第一溫度的第二溫度將所述襯底加熱規定時間。根據又一方案，提供一種計算機可讀取的記錄介質，記錄有使計算機執行下述步驟的程序：將形成有具有硅氮鍵的膜、并對該膜實施了前烘的襯底搬入處理容器的步驟；以所述前烘的溫度以下的第一溫度向所述襯底供給含氧氣體的步驟；以高于所述第一溫度的第二溫度向所述襯底供給處理氣體的步驟。根據本專利技術的技術，能夠提高形成于襯底上的膜的特性。附圖說明圖1是本專利技術的一實施方式的襯底處理裝置的結構簡圖。圖2是本專利技術的一實施方式的襯底處理裝置所具備的處理爐的縱截面簡圖。圖3是本專利技術的實施方式中適用的襯底處理裝置的控制器的結構簡圖。圖4是表示本專利技術的一實施方式的襯底處理工序的事前處理的流程圖。圖5是表示本專利技術的一實施方式的襯底處理工序的流程圖。圖6是表示本專利技術的一實施方式的襯底處理項目(event)和溫度的時機例的圖。圖7是表示本專利技術的實施方式的襯底表面的異物量的比較的圖。具體實施方式以下，對本專利技術的實施方式進行說明。本專利技術人發現了下述課題，即，在用處理液、處理氣體對涂布有含有硅氮鍵(－Si－N－鍵)的膜(例如聚硅氮烷膜)的襯底進行處理時，在處理后的襯底上產生多個異物(顆粒)。另外，發現了異物的產生導致無法保持品質、阻礙微細化的課題。進而，發現了隨之無法繼續生產確保品質的處理物、制造吞吐量惡化的課題。本專利技術人推測產生上述課題的原因為以下幾個方面。第一，聚硅氮烷膜通過聚硅氮烷溶液的涂布和前烘(prebake)形成，但在所述前烘中，無法完全除去聚硅氮烷涂布膜的溶劑、雜質，在改質工序中，殘留在聚硅氮烷膜中的溶劑發生脫離，在處理容器內作為逸出氣體進行釋放、再附著，引起反應。第二，在聚硅氮烷中發生分子量的分布，分子量低的聚硅氮烷從涂布膜中脫離，在處理容器內作為逸出氣體進行釋放、再附著，與殘留溶劑反應，結果以SiO異物或雜質的形式附著在襯底表面。第三，處理液所含的雜質與殘留于聚硅氮烷膜中的溶劑等發生反應，生成副產物。鑒于上述原因，本專利技術人經過深入研究，結果發現：通過使對聚硅氮烷涂布膜進行改質處理前的預備加熱工序的溫度為聚硅氮烷的前烘時的溫度以下，能夠抑制低分子量的聚硅氮烷的脫離，解決上述課題。另外，發現通過使預備加熱工序為含氧氣氛，能夠使低分子量的聚硅氮烷的骨架結構變為氧化硅(Si－O)，能夠抑制低分子量的聚硅氮烷的脫離，解決上述課題。＜本專利技術的一實施方式＞以下，參照附圖對本專利技術的優選的實施方式進行更詳細的說明。(1)襯底處理裝置的構成首先，主要使用圖1及圖2來說明本實施方式的襯底處理裝置的構成。圖1是本實施方式的襯底處理裝置的結構簡圖，其用縱截面表示處理爐202部分。圖2是本實施方式的襯底處理裝置所具備的處理爐202的縱截面簡圖。(處理容器)如圖1所示，處理爐202包括處理容器(反應管)203。處理容器203例如由石英(SiO2)或碳化硅(SiC)等耐熱性材料形成，并形成為上端及下端開口的圓筒形狀。在處理容器203的筒中空部形成處理室201，并以下述方式構成：通過作為襯底支承部的晶舟217，能夠以水平姿勢、且以在垂直方向上排列多層的狀態收納作為襯底的晶片200。在處理容器203的下部設置有作為爐口蓋體(能夠將處理容器(反應管)203的下端開口(爐口)氣密地密封(閉塞))的密封蓋219。密封蓋219以從垂直方向下側抵接于處理容器203的下端的方式構成。密封蓋219形成為圓板狀。成為襯底的處理空間的襯底處理室201由處理容器203和密封蓋219構成。(襯底支承部)作為襯底保持部的晶舟217以能多層地保持多片晶片200的方式構成。晶舟2本文檔來自技高網...

【技術保護點】
一種半導體器件的制造方法，其具有下述工序：將襯底搬入處理容器內的工序，所述襯底形成有具有硅氮鍵的膜，并對所述膜實施了前烘；以所述前烘的溫度以下的第一溫度向所述襯底供給含氧氣體的工序；和以高于所述第一溫度的第二溫度向所述襯底供給處理氣體的工序。

【技術特征摘要】
【國外來華專利技術】2013.10.10 JP 2013-2128061.一種半導體器件的制造方法，其具有下述工序：
將襯底搬入處理容器內的工序，所述襯底形成有具有硅氮鍵的
膜，并對所述膜實施了前烘；
以所述前烘的溫度以下的第一溫度向所述襯底供給含氧氣體的
工序；和
以高于所述第一溫度的第二溫度向所述襯底供給處理氣體的工
序。
2.如權利要求1所述的半導體器件的制造方法，其中，
所述處理氣體為包含水蒸氣的氣體。
3.如權利要求2所述的半導體器件的制造方法，其中，
供給所述處理氣體的工序在供給所述含氧氣體的工序之后進行，
在供給所述處理氣體的工序中，一邊供給所述含氧氣體，一邊供
給所述處理氣體。
4.如權利要求3所述的半導體器件的制造方法，其中，
在供給所述處理氣體的工序之后，具有停止所述處理氣體和所述
含氧氣體的供給、而供給含氮氣體的退火工序。
5.如權利要求1所述的半導體器件的制造方法，其中，
在供給所述處理氣體的工序之后，具有在保持所述襯底的溫度的
狀態下對所述處理容器內進行排氣的工序。
6.如權利要求5所述的半導體器件的制造方法，其中，
在對所述處理容器內進行排氣的工序之后，具有在保持所述襯底
的溫度的狀態下向所述處理容器內供給非活性氣體、供給所述非活性
氣體直到所述處理容器內成為規定的壓力為止、然后使襯底降溫的工
序。
7.如權利要求2所述的半導體器件的制造方法，其中，
所述第一溫度為150℃以下，所述第二溫度為250℃～400℃。
8.如權利要求1所述的半導體器件的制造方法，其中，
所述具有硅氮鍵的膜為包含低分子量的聚硅氮烷的膜。
9.如權利要求1所述的半導體器件的制造方法，其中，
所述處理氣體為包含過氧化氫的氣體。
10.如權利要求1所述的半導體器件的制造方法，其中，
所述具有硅氮鍵的膜為利用CVD法形成的膜。
11.一種襯底處理裝置，其具有：
處理容器，收納形成有具有硅氮...

【專利技術屬性】
技術研發人員：定田拓也，角田徹，奧野正久，立野秀人，
申請(專利權)人：株式會社日立國際電氣，
類型：發明
國別省市：日本;JP