一種存儲與計算陣列結構及其操作方法技術

本發明專利技術公開了一種存儲與計算陣列結構及其操作方法，其陣列結構包括一塊阻變單元交叉桿陣列M、第一至第四選通區域S1?S4、n個位線電壓源U1n?Unn及m個字線電壓源Um1?Umm，以及n個位線接地電阻R1n?Rnn及m個字線接地電阻Rm1?Rmm；阻變單元交叉桿陣列與電壓源和接地電阻之間由選通區域隔開；當用于進行計算時，由選通區域選通參與計算的阻變單元及電壓源和接地電阻，構成實質蘊涵(IMP)邏輯電路；本發明專利技術將傳統的基于IMP邏輯的阻變陣列進行擴展，使IMP計算不僅可以在某一行中的阻變單元上進行，還可以在某一列中的阻變單元上進行，極大地提高了對陣列的利用率，提升了計算效率，使得數據在陣列中的存儲與計算等功能都變得更加靈活。

【技術實現步驟摘要】

本專利技術屬于數字電路領域，更具體的，涉及一種存儲與計算陣列結構及其操作方法。
技術介紹
憶阻器(Memristor)被認為是電阻、電容、電感外的第四種基本電路元件，能夠記憶流經的電荷量，其電阻值能夠通過控制電流變化而隨之改變。憶阻器的高阻態和低阻態可以用來存儲“0”和“1”，用于信息存儲，具有非易失性、低功耗、高速、高集成度等優點。此外，憶阻器還被提出可以實現一種叫做實質蘊涵邏輯的狀態邏輯運算，邏輯運算的結果直接存儲在器件的電阻狀態中。也就是說，利用實質蘊涵邏輯運算方法可以在同一器件或是電路中完成數據的計算與存儲，實現信息存儲和計算的融合，提高信息處理的效率，從功能的角度推動信息存儲器的發展。申請號為CN201510305628.7的中國專利技術專利《運算存儲陣列及其操作方法》所公開的運算存儲陣列，通過向位線施加脈沖序列，使得連接到同一條字線的阻變單元中存儲的數據能夠進行邏輯計算。這種設計只能使陣列中連接在同一條字線的阻變單元里的數據進行邏輯計算，而無法使陣列中連接在同一條位線的阻變單元里的數據進行邏輯計算，不能充分利用陣列的優勢；而且一些功能比如數據的傳輸也會受到限制，只能在字線中傳輸而無法在位線中傳輸。現急需一種功能強大且完備的信息存儲和計算融合架構，能在較小的面積上實現較復雜的邏輯功能，高效率地處理信息；這也是開發非易失性邏輯運算芯片、系統，以及發展新型計算機架構的重要之處。
技術實現思路
針對現有技術的以上缺陷或改進需求，本專利技術提供了一種存儲與計算陣列結構及其操作方法，其目的在于使陣列中任意位置上的數據都能參與計算與存儲。為實現上述目的，按照本專利技術的一個方面，提供了一種存儲與計算陣列結構；包括一個阻變單元交叉桿陣列M，四個選通區域S1～S4，n個位線接地電阻R1n～Rnn、m個字線接地電阻Rm1～Rmm；阻變單元交叉桿陣列M的字線(wordline，wl)兩端分別與兩個選通區域S1、S4相連，位線(bitline，bl)兩端分別與兩個選通區域S2、S3相連；選通區域S1～S4用于控制各字線和位線的端口的斷開與閉合；m個字線接地電阻Rm1～Rmm與選通區域S3相連，n個位線接地電阻R1n～Rnn與選通區域S4相連，接地電阻用于起分壓的作用。優選的，上述的存儲與計算陣列結構，還包括n個位線電壓源U1n～Unn、m個字線電壓源Um1～Umm；其中，n個位線電壓源U1n～Unn與選通區域S1相連，m個字線電壓源Um1-Umm與選通區域S2相連，電壓源用于為阻變單元交叉桿陣列M提供電壓脈沖。優選的，上述的存儲與計算陣列結構，其阻變單元交叉桿陣列M包括m條字線，設置在與字線交叉方向的n條位線以及設置在各字線與位線交叉點處的m*n個阻變單元M11～Mmn；各阻變單元的正極與相應位線相連、負極與相應字線相連。優選的，上述的存儲與計算陣列結構，不進行邏輯計算時，由選通區域選擇性地將阻變單元交叉桿陣列M與外部電路相連，以實現容量擴展或功能擴展；具體地，一方面，可通過選通區域將存儲與計算陣列結構與另一個陣列相連來擴大容量；另一方面，通過選通區域將存儲在存儲與計算陣列結構的數據與其他外圍電路模塊進行交互，以實現功能擴展。優選的，上述的存儲與計算陣列結構，當給阻變單元正負極兩端施加達到第一閾值的正向電壓脈沖時，阻變單元阻變至低阻態；當給阻變單元正負極兩端施加達到第二閾值的負向電壓脈沖時，阻變單元阻變至高阻態。優選的，上述的存儲與計算陣列結構，其阻變單元低阻態定義為邏輯值1，其阻變單元高阻態定義為邏輯值0。優選的，上述的存儲與計算陣列結構，其阻變單元交叉桿陣列M中所有阻變單元的材料、參數一致。優選的，上述的存儲與計算陣列結構，其阻變單元為憶阻器。按照本專利技術的另一方面，提供了一種基于上述存儲與計算陣列結構的存儲與計算陣列結構的操作方法，包括以下步驟：S11：通過選通區域使某一阻變單元被選中與電壓源或接地電阻相連；S12：向被選中的阻變單元施加電壓脈沖，在阻變單元交叉桿陣列M中實現邏輯計算功能。優選地，上述的操作方法，通過以下步驟來進行數據寫入；S21：通過第一選通區域和第二選通區域選通第一阻變單元；使第一阻變單元與位線電壓源U1n和字線電壓源Um1連通構成數據寫入電路；其他未被選中的字線端口與位線端口均懸空；S22：通過位線電壓源U1n向第一阻變單元施加Vset電壓脈沖，并通過所述字線電壓源Um1向第一阻變單元施加0V電壓脈沖，使第一阻變單元阻變至低阻來寫入數據1；S23：通過所述字線電壓源Um1向第一阻變單元施加Vreset電壓脈沖，并通過所述位線電壓源U1n向第一阻變單元施加0V電壓脈沖，使第一阻變單元阻變至高阻來寫入數據0；其中，Vset電壓等于阻變單元的第一阻變閾值，Vreset電壓等于阻變單元的第二阻變閾；第一阻變閾值是指能使阻變單元從高阻態轉變至低阻態的閾值電壓；第二阻變閾值是指能使阻變單元從低阻態轉變至高阻態的閾值電壓。優選地，上述的操作方法，通過以下步驟來進行基于字線的IMP(materialimplication，實質蘊涵)邏輯計算；S31：通過第一選通區域和第三選通區域共同作用選通第一阻變單元和第二阻變單元，使第一阻變單元、第二阻變單元與位線電壓源U1n、U2n以及字線接地電阻Rm1連通構成基于字線的IMP邏輯電路；其他未被選中的字線端口和位線端口均懸空；S32：通過上述位線電壓源U1n向第一阻變單元施加VC電壓脈沖、與此同時通過所述位線電壓源U2n向第二阻變單元施加VS電壓脈沖；使第一阻變單元與第二阻變單元實現IMP邏輯計算，獲得的計算結果存儲在第二阻變單元中；其中，VC電壓值小于阻變單元第一阻變閾值，VS電壓值大于阻變單元第一阻變閾值；字線接地電阻Rm1的阻值介于阻變單元的高阻態阻值與低阻態阻值之間；阻變單元第一阻變閾值是指能使阻變單元從高阻態轉變至低阻態的閾值電壓。優選地，上述的操作方法，通過以下步驟來進行基于位線的IMP邏輯計算：S41：通過第二選通區域和第四選通區域共同作用選通第一阻變單元和第二阻變單元，使第一阻變單元、第二阻變單元與字線電壓源Um1、Um2以及位線接地電阻R1n連通構成基于位線的IMP邏輯電路；其他未被選中的字線端口和位線端口均懸空；S42：通過上述字線電壓源Um1向第一阻變單元施加-VC電壓脈沖，與此同時通過所述字線電壓源Um2向第二阻變單元施加-VS電壓脈沖；使第一阻變單元與第二阻變單元實現IMP邏輯計算，獲得的計算結果存儲在第二阻變單元中；其中，VC電壓值小于阻變單元第一阻變閾值，VS電壓值大于阻變單元第一阻變閾值；位線接地電阻R1n的阻值介于阻變單元的高阻態阻值與低阻態阻值之間。優選地，上述的操作方法，通過以下步驟來進行數據的讀取：S51：通過第一選通區域和第二選通區域選通第一阻變單元，使第一阻變單元與位線電壓源U1n和字線電壓源Um1連通構成數據讀取電路；并使其他未被選中的字線端口和位線端口均懸空；S52：通過上述位線電壓源U1n向第一阻變單元施加Vread電壓脈沖，并所述通過字線電壓源Um1向第一阻變單元施加0V電壓脈沖；S53：根據上述讀取電路的電流值來讀取第一阻變單元中的數據；其中，Vread電壓值小于阻變單元第一阻變閾值，Vread電壓值小于阻變單元第本文檔來自技高網...

【技術保護點】
一種存儲與計算陣列結構，其特征在于，包括一個阻變單元交叉桿陣列M，第一至第四選通區域S1～S4，n個位線接地電阻R1n～Rnn和m個字線接地電阻Rm1～Rmm；所述阻變單元交叉桿陣列M的字線兩端分別與第一、第四選通區域S1、S4相連、位線兩端分別與第二、第三選通區域S2、S3相連；所述第一至第四選通區域S1～S4用于控制阻變單元交叉桿陣列各字線和位線的端口的斷開與閉合；所述m個字線接地電阻Rm1～Rmm與第三選通區域S3相連，n個位線接地電阻R1n～Rnn與第四選通區域S4相連。

【技術特征摘要】
1.一種存儲與計算陣列結構，其特征在于，包括一個阻變單元交叉桿陣列M，第一至第四選通區域S1～S4，n個位線接地電阻R1n～Rnn和m個字線接地電阻Rm1～Rmm；所述阻變單元交叉桿陣列M的字線兩端分別與第一、第四選通區域S1、S4相連、位線兩端分別與第二、第三選通區域S2、S3相連；所述第一至第四選通區域S1～S4用于控制阻變單元交叉桿陣列各字線和位線的端口的斷開與閉合；所述m個字線接地電阻Rm1～Rmm與第三選通區域S3相連，n個位線接地電阻R1n～Rnn與第四選通區域S4相連。2.如權利要求1所述的存儲與計算陣列結構，其特征在于，還包括n個位線電壓源U1n～Unn、m個字線電壓源Um1～Umm；所述n個位線電壓源U1n～Unn與第一選通區域S1相連，m個字線電壓源Um1-Umm與第二選通區域S2相連；各電壓源用于為所述阻變單元交叉桿陣列M提供電壓脈沖。3.如權利要求1或2所述的存儲與計算陣列結構，其特征在于，當不進行邏輯計算時，由各選通區域將阻變單元交叉桿陣列M與外部電路相連，以實現容量擴展或功能擴展。4.如權利要求1或2所述的存儲與計算陣列結構，其特征在于，所述阻變單元交叉桿陣列M包括m條字線，設置在與字線交叉方向的n條位線以及設置在各字線與位線交叉點處的m*n個阻變單元M11～Mmn；各阻變單元的正極與相應位線相連、負極與相應字線相連。5.如權利要求4所述的存儲與計算陣列結構，其特征在于，所述阻變單元交叉桿陣列M中所有阻變單元的材料、參數一致。6.一種基于權利要求1～5任一項所述的存儲與計算陣列結構的存儲與計算陣列結構的操作方法，其特征在于，包括以下步驟：S11：通過選通區域使阻變單元交叉桿陣列M中某一阻變單元被選中與電壓源或接地電阻相連；S12：向被選中的阻變單元施加電壓脈沖，在阻變單元交叉桿陣列M中實現邏輯計算功能。7.如權利要求6所述的操作方法，其特征在于，通過以下步驟來進行數據寫入：S21：通過第一選通區域和第二選通區域選通第一阻變單元；使第一阻變單元與位線電壓源U1n和字線電壓源Um1連通構成數據寫入電路；S22：通過所述位線電壓源U1n向第一阻變單元施加Vset電壓脈沖，并通過所述字線電壓源Um1向第一阻變單元施加0V電壓脈沖，使第一阻變單元阻變至低阻來寫入數據1；S23：通過所述字線電壓源Um1向第一阻變單元施加Vreset電壓脈沖，并通過所述位線電壓源U1n向第一阻變單元施加0V電壓脈沖，使第一阻變單元阻變至高阻來寫入數...

【專利技術屬性】
技術研發人員：李祎，程龍，繆向水，周亞雄，王卓睿，
申請(專利權)人：華中科技大學，
類型：發明
國別省市：湖北;42