集成微電感器及其制造方法技術

本發明專利技術涉及集成微電感器及其制造方法。一種集成電感器包括：半導體襯底；形成在所述半導體襯底上的絕緣層；以及形成在所述絕緣層上的電感線圈，其中，所述半導體襯底具有形成在與所述電感線圈相反的一側的凹陷部，所述凹陷部中填充有磁材料。

Integrated micro inductor and manufacturing method thereof

The invention relates to an integrated micro inductor and a manufacturing method thereof. An integrated inductor includes a semiconductor substrate; forming an insulating layer on the semiconductor substrate; and forming an insulating layer on the inductance coil, wherein, the semiconductor substrate is forming a recess in the side opposite to the coil, the concave part is filled with magnetic material.

【技術實現步驟摘要】

本專利技術總體上涉及集成微電感器及其制造方法。
技術介紹
在過去的幾十年里，信息技術的飛速發展使電子產品向著高性能、小型化及低成本發展，最終的目標是將各種功能單元實現在單個芯片上，即實現片上系統(SOC,System On Chip)。電感器是構成諸如DC/DC變換器、濾波器、放大器和振蕩器之類的現代電子器件必不可少的重要元器件，因此是實現電子產品小尺寸、輕重量和高性能的關鍵之一。然而，雖然有源器件基本遵循摩爾(Moore)定律向更高的集成度和更小的線寬尺寸發展，電感器卻并沒有按照這種速度縮小。這是因為，無論是螺線管電感器還是平面螺旋電感器，都需要設計較大的面積以實現較長的金屬線條，從而保證其電感L的大小。另外，由于襯底硅是半導體，根據楞次定律，電感器工作時產生的交變磁場會引起襯底中出現渦流電流，以抵抗電感器耦合到襯底中的磁場變化。渦流電流產生的損耗會降低電感器的品質因數Q。在電感器線圈中心處渦流損耗最為嚴重，因此在設計電感器時需盡量避免在靠中心處設計線圈，以保證Q值，這又進一步限制了電感L的大小。基于這兩個方面的原因，盡管片上電感器也已經應用了大約三十年，但是其尺寸縮小卻未見明顯成效，1nH的平面螺旋電感器的平均邊長仍徘徊在100μm左右。這種巨大的面積消耗對于高密度集成電路來說是無法承受的。因此，依然缺乏具備足夠大的電感值L、足夠高的品質因數Q、足夠小面積的集成微電感，這嚴重阻礙了RF電路的發展和集成片上系統的實現。圖1示出一種現有的片上電感器結構。如圖1所示，片上電感器結構10包括硅襯底12、第一SiO2層14、磁膜16、第二SiO2層18和Cu線圈層20。通過在Cu線圈層20和硅襯底12之間設置磁膜16，可以改善電感器結構10的電感值L和品質因數Q。并且，磁膜16的厚度越大，電感器結構10的電感值L的改善越顯著。理論上，當磁膜16的厚度為無限大時，電感器結構
10的電感值L的提升量ΔL可由下面的公式1確定。 ΔL = ( μ r - 1 μ r + 1 ) L 0 ]]> (公式1)其中，L0是沒有磁膜16時的電感值，μr是磁膜16的磁導率。然而，如果磁膜16的厚度較大，則電感器結構10的三維體積較大，不利于器件的小型化。再者，磁膜16與其下的SiO2層14之間的粘接性可能會出現問題。
技術實現思路
本專利技術的一個方面在于提供一種集成電感器，其能夠實現小型化，并且具有足夠的電感值和品質因數。根據一實施例，一種集成電感器包括：半導體襯底；形成在所述半導體襯底上的絕緣層；以及形成在所述絕緣層上的電感線圈，其中所述半導體襯底具有形成在與所述電感線圈相反的一側的凹陷部，所述凹陷部中填充有磁材料。在一示例中，所述凹陷部貫穿所述半導體襯底，暴露所述絕緣層。在一示例中，所述凹陷部與所述電感線圈基本對準。在一示例中，所述凹陷部的面積大于所述電感線圈所占據的面積。在一示例中，所述磁材料包括軟磁合金(CoFe、CoFeB、CoNbZr、CoZrTa、NiFe等)、軟磁鐵氧體(NiZnCuFeO、YBiFeO、CoZrO)、以及軟磁材料和絕緣體的復合物(NiFe-SiO2、CoFeB-MgO、Co-SiO2、CoFe-SiO2等)。在一示例中，所述集成電感器還包括密封層，其覆蓋所述磁材料以將所述磁材料密封在所述凹陷部中。根據另一實施例，一種制造集成電感器的方法包括：提供具有表面絕緣層的半導體襯底；在所述絕緣層上形成電感線圈；蝕刻所述半導體襯底的與所述電感線圈相反的一側以形成凹陷部；以及在所述凹陷部中沉積磁材料。在一示例中，蝕刻所述半導體襯底的步驟包括：在所述半導體襯底的與所述電感線圈相反的一側的表面上形成光致抗蝕劑圖案，以暴露所述半導體襯底的與所述電感線圈相對應的部分，而遮蔽所述半導體襯底的其他部分；以及利用各向異性濕法蝕刻來蝕刻所述半導體襯底以形成所述凹陷部，直到
暴露所述絕緣層。在一示例中，沉積磁材料的步驟包括：在所述凹陷部中以及所述光致抗蝕劑圖案上沉積所述磁材料；以及去除所述光致抗蝕劑圖案及其上的磁材料，留下位于所述凹陷部中的磁材料。在一示例中，所述方法還包括在所述磁材料上形成密封層，以將所述磁材料密封在所述凹陷部中。附圖說明圖1示出現有的集成電感器結構；圖2示出根據本專利技術一實施例的集成電感器結構；圖3示出根據本專利技術另一實施例的集成電感器結構；圖4、5和6示出根據本專利技術一實施例的制造集成電感器結構的方法；以及圖7和8示出根據本專利技術另一實施例的制造集成電感器結構的方法。具體實施方式下面將參照附圖來描述本專利技術的示范性實施例。圖2示出根據本專利技術一實施例的集成電感器結構20。如圖2所示，集成電感器結構20包括半導體襯底22、絕緣層24和電感線圈26。半導體襯底22可以是例如常用的Si襯底，也可以是其他半導體襯底，例如但不限于Ge、GaAs襯底等。絕緣層24形成在半導體襯底22的表面上，其可以是例如SiO2絕緣層，但不限于此，也可以是其他無機或有機絕緣層。電感線圈26可以由諸如銅之類的良導體形成，并且形成在絕緣層24上。雖然這里示出了電感線圈26是平面螺旋結構，但是電感線圈26也可以具有其他結構，例如立體的螺線管結構等。電感線圈26上可以覆蓋有保護層等，此處為了簡潔而未示出。半導體襯底22可以具有凹陷部，該凹陷部可以形成在半導體襯底22的與電感線圈26相反的一側的表面中，并且凹陷部的位置與電感線圈26基本對準。在圖2所示的優選實施例中，凹陷部可以穿透半導體襯底22，暴露絕緣層24。雖然圖2示出了凹陷部具有傾斜側壁，但是將理解，凹陷部也可以具有垂直側壁。磁材料28填充在凹陷部中，并且可以填滿整個凹陷部。磁材料28優選由軟磁鐵氧體、軟磁合金、或者軟磁材料和絕緣體的復合物形成。例如，軟磁鐵氧體可以包括NiZnCuFeO、YBiFeO、CoZrO等，軟磁合金可以包括CoFe、CoFeB、CoNbZr、CoZrTa、NiFe等，軟磁材料和絕緣體的復合物可包括NiFe-SiO2、CoFeB-MgO、Co-SiO2、CoFe-SiO2等。以軟磁鐵氧體為例，其具有很高的電阻率，可達1010Ω·cm。因此，在高頻應用時，軟磁鐵氧體僅產生微小甚至可以忽略的渦流損耗。如圖2所示，軟磁鐵氧體磁材料28代替電感線圈26下方的硅層，由此可以減小渦流損耗，改善電感器結構20的電感值L和品質因數Q。因此，軟磁鐵氧體尤其適合于高頻應用。軟磁合金的優點在于其具有很高的磁導率，這有助于提高電感器結構20的電感值L。但是，在高頻應用下，軟磁合金材料可能產生較大的渦流電流，降低電感器的品質因數Q。因此，軟磁合金材料可以適合于低頻應用。此外，磁材料28可以由軟磁材料和絕緣體的復合物形成，以實現品質因數本文檔來自技高網...

【技術保護點】
一種集成電感器，包括：半導體襯底；形成在所述半導體襯底上的絕緣層；以及形成在所述絕緣層上的電感線圈，其中，所述半導體襯底具有形成在與所述電感線圈相反的一側的凹陷部，所述凹陷部中填充有磁材料。

【技術特征摘要】
1.一種集成電感器，包括：半導體襯底；形成在所述半導體襯底上的絕緣層；以及形成在所述絕緣層上的電感線圈，其中，所述半導體襯底具有形成在與所述電感線圈相反的一側的凹陷部，所述凹陷部中填充有磁材料。2.如權利要求1所述的集成電感器，其中，所述凹陷部貫穿所述半導體襯底，暴露所述絕緣層。3.如權利要求1所述的集成電感器，其中，所述凹陷部與所述電感線圈基本對準。4.如權利要求1所述的集成電感器，其中，所述凹陷部的面積大于所述電感線圈所占據的面積。5.如權利要求1所述的集成電感器，其中，所述磁材料包括軟磁鐵氧體、軟磁合金、以及軟磁材料和絕緣體的復合物。6.如權利要求1所述的集成電感器，還包括密封層，其覆蓋所述磁材料以將所述磁材料密封在所述凹陷部中。7.一種制造集成電感器的方法，包括：提供具有表面絕緣層的半...

【專利技術屬性】
技術研發人員：張彩玲，
申請(專利權)人：張彩玲，
類型：發明
國別省市：北京;11