一種二進制權重dB線性開關電阻型CMOS可編程增益放大器制造技術

本發明專利技術公開了一種二進制權重dB線性開關電阻型CMOS可編程增益放大器，包括全差分運算放大器和兩個結構相同的反饋電阻陣列；全差分運算放大器包括兩級結構和偏置電路及共模反饋電路，第一級為套筒式共源共柵結構，第二級為共源級；兩個反饋電阻陣列均分別具有的四個增益控制接口用以加相同的四位數字信號，以控制該兩個反饋電阻陣列增益；反饋電阻陣列的結構是包括有16個反饋電阻和15個單刀雙擲開關。本發明專利技術增益放大器可實現精確步長的可編程增益控制，省去了譯碼器的使用；采用單刀雙擲開關，可以在每一路的信號通路中接入相同數量的開關，降低了開關電阻對增益精度的影響。減少了電阻的使用，節約了芯片的版圖面積。

【技術實現步驟摘要】

本專利技術采用電阻型反饋結構，由數字信號控制反饋電阻，實現運算放大器的增益可以精確、dB線性變化，屬于可變增益放大器領域。
技術介紹
在現代通信系統中，數字移動通信被廣泛應用。衰落現象是移動通信在信號傳播過程中的特點，由于移動終端和基站之間的距離不確定，傳播路徑不確定，導致接收機接收到的信號強弱變化范圍很大。為了保證模數轉換器和解調器的最佳工作狀態，即它們接收到的電平穩定，需要對接收的信號進行放大和衰減，可變增益放大器(VariableGainAmplifier,VGA，以下統稱為VGA)是實現這一功能的重要模塊。近年來為了與數字通信系統更好地結合，可變增益放大器演變為數字化增益控制方式，即可編程增益放大器(ProgrammableGainAmplifier,PGA，以下統稱為PGA)，PGA的增益由系統的數字碼值控制。PGA的實現方式一般為開環結構和閉環結構[2]。開環PGA的增益一般表示為等效跨導Gm和等效輸出阻抗Rout的乘積，增益變化可以通過改變跨導或者輸出阻抗實現。開環結構的PGA可實現的增益范圍有限，且增益精度較低。閉環結構PGA，采用負反饋結構，通過開關控制反饋電阻與輸入電阻的比值進而改變放大器的增益。閉環結構增加了工作穩定性，可以實現增益的精確控制，并且提高了線性度。目前研究設計的可編程增益放大器多為閉環結構，圖1(a)和圖1(b)為兩種常見的閉環PGA結構[1]，通過數控開關控制反饋電阻與輸入電阻的比值改變放大器增益，實現放大器的增益可編程，通常還需要借助譯碼器來節約數字控制位[3][4]。參考文獻：FanXiangning，ChengDa，FengYangyang.ASwitchControlledResistorBasedCMOSPGAwithDCOffsetCancellationforWSNRFChip[J].ISSSE,2010,1:1-4.BezadRazzavi,AnalogCMOSIntegratedCircuitDesign,Xi’anCommunicationUniversityPress,2003.張勇，張潤曦，賴宗聲，等.基于運算放大器的寬帶可編程增益放大器,中國，201010256681.X[P].2010.12.15.劉欣，張海英.一種寬帶可編程增益放大器,中國,201110219918.1[P].2013.02.06.
技術實現思路
針對上述現有技術，本專利技術設計一種可編程增益放大器，實現增益精確可變，由二進制數字碼值控制，dB線性，步長一定，滿足信號系統中的需求。為了解決上述技術問題，本專利技術提出的一種二進制權重dB線性開關電阻型CMOS可編程增益放大器，包括全差分運算放大器和反饋電阻陣列模塊；所述全差分運算放大器包括兩級結構和偏置電路及共模反饋電路，所述兩級結構中的第一級為套筒式共源共柵結構，第二級為共源級；所述反饋電阻陣列模塊包括兩個結構相同的反饋電阻陣列；該增益放大器具有第一輸入信號Vin+和第二輸入信號Vin-，所述第一輸入信號Vin+通過第一輸入電阻Rin與全差分運算放大器的正輸入端相連，所述第二輸入信號Vin-通過第二輸入電阻Rin與全差分運算放大器的負輸入端相連。兩個結構相同的反饋電阻陣列中：其中一個反饋電阻陣列的輸入端RFin與全差分運算放大器的正輸入端相連，該反饋電阻陣列的輸出端RFout與全差分運算放大器的負輸出端Vout-相連；另一個反饋電阻陣列的輸入端RFin與全差分運算放大器的負輸入端相連，該反饋電阻陣列的輸出端RFout與全差分運算放大器的正輸出端Vout+相連；上述兩個反饋電阻陣列均分別具有的四個增益控制接口用以加相同的四位數字信號，以控制該兩個反饋電阻陣列增益，所述四個增益控制接口分別為增益控制接口D0、D1、D2和D3。所述反饋電阻陣列的結構是：包括有16個反饋電阻和15個單刀雙擲開關；所述反饋電阻陣列中各器件及各增益控制接口的連接關系如下：反饋電阻陣列的輸入端RFin與第一開關T1相連；第一開關T1的0端與第一反饋電阻R1相連，第一開關T1的1端與第九反饋電阻R9相連；第一反饋電阻R1與第二開關T2相連；第二開關T2的1端與第二反饋電阻R2相連，第二開關T2的0端與第四開關T4相連；第二反饋電阻R2與第三開關T3相連；第三開關T3的1端與第三反饋電阻R3相連，第三開關T3的0端與第六開關T6相連；第四開關T4的1端與第四反饋電阻R4相連，第四開關T4的0端與第八開關T8相連；第三反饋電阻R3與第五開關T5相連；第四反饋電阻R4與第七開關T7相連；第五開關T5的1端與第五反饋電阻R5相連，第六開關T6的1端與第六反饋電阻R6相連，第七開關T7的1端與第七反饋電阻R7相連，第八開關T8的1端與第八反饋電阻R8相連；第五反饋電阻R5、第六反饋電阻R6、第七反饋電阻R7、第八反饋電阻R8、第五開關T5的0端、第六開關T6的0端、第七開關T7的0端、第八開關T8的0端均與反饋電阻陣列的輸出端RFout相連；第九反饋電阻R9與第九開關T9相連；第九開關T9的1端與第十反饋電阻R10相連，第九開關T9的0端與第十一開關T11相連；第十反饋電阻R10與第十開關T10相連；第十開關T10的1端與第十一反饋電阻R11相連，第十開關T10的0端與第十三開關T13相連；第十一開關T11的1端與第十二反饋電阻R12相連，第十一開關T11的0端與第十五開關T15相連；第十一反饋電阻R11與第十二開關T12相連；第十二反饋電阻R12與第十四開關T14相連；第十二開關T12的1端與第十三反饋電阻R13相連，第十三開關T13的1端與第十四反饋電阻R14相連，第十四開關T14的1端與第十五反饋電阻R15相連，第十五開關T15的1端與第十六反饋電阻R16相連；第十三反饋電阻R13、第十四反饋電阻R14、第十五反饋電阻R15、第十六反饋電阻R16、第十二開關T12的0端、第十三開關T13的0端、第十四開關T14的0端、第十五開關T15的0端均與反饋電阻陣列的輸出端RFout相連。第一開關T1的控制端與增益控制接口D3相連；第二開關T2和第九開關T9的控制端均與增益控制接口D2相連；第三開關T3、第四開關T4、第十開關T10和第十一開關T11的控制端均與增益控制接口D1相連；第五開關T5、第六開關T6、第七開關T7、第八開關T8、第十二開關T12、第十三開關T13、第十四開關T14、第十五開關T15的控制端均與增益控制接口D0相連。與現有技術相比，本專利技術的有益效果是：...

【技術保護點】
一種二進制權重dB線性開關電阻型CMOS可編程增益放大器，包括全差分運算放大器和反饋電阻陣列模塊；所述全差分運算放大器包括兩級結構和偏置電路及共模反饋電路，所述兩級結構中的第一級為套筒式共源共柵結構，第二級為共源級；所述反饋電阻陣列模塊包括兩個結構相同的反饋電阻陣列；該增益放大器具有第一輸入信號Vin+和第二輸入信號Vin?，所述第一輸入信號Vin+通過第一輸入電阻Rin與全差分運算放大器的正輸入端相連，所述第二輸入信號Vin?通過第二輸入電阻Rin與全差分運算放大器的負輸入端相連；其特征在于：兩個結構相同的反饋電阻陣列中：其中一個反饋電阻陣列的輸入端RFin與全差分運算放大器的正輸入端相連，該反饋電阻陣列的輸出端RFout與全差分運算放大器的負輸出端Vout?相連；另一個反饋電阻陣列的輸入端RFin與全差分運算放大器的負輸入端相連，該反饋電阻陣列的輸出端RFout與全差分運算放大器的正輸出端Vout+相連；兩個反饋電阻陣列均分別具有的四個增益控制接口用以加相同的四位數字信號，以控制該兩個反饋電阻陣列增益，所述四個增益控制接口分別為增益控制接口D0、D1、D2和D3；所述反饋電阻陣列的結構是：包括有16個反饋電阻和15個單刀雙擲開關；所述反饋電阻陣列中各器件及各增益控制接口的連接關系如下：反饋電阻陣列的輸入端RFin與第一開關T1相連；第一開關T1的0端與第一反饋電阻R1相連，第一開關T1的1端與第九反饋電阻R9相連；第一反饋電阻R1與第二開關T2相連；第二開關T2的1端與第二反饋電阻R2相連，第二開關T2的0端與第四開關T4相連；第二反饋電阻R2與第三開關T3相連；第三開關T3的1端與第三反饋電阻R3相連，第三開關T3的0端與第六開關T6相連；第四開關T4的1端與第四反饋電阻R4相連，第四開關T4的0端與第八開關T8相連；第三反饋電阻R3與第五開關T5相連；第四反饋電阻R4與第七開關T7相連；第五開關T5的1端與第五反饋電阻R5相連，第六開關T6的1端與第六反饋電阻R6相連，第七開關T7的1端與第七反饋電阻R7相連，第八開關T8的1端與第八反饋電阻R8相連；第五反饋電阻R5、第六反饋電阻R6、第七反饋電阻R7、第八反饋電阻R8、第五開關T5的0端、第六開關T6的0端、第七開關T7的0端、第八開關T8的0端均與反饋電阻陣列的輸出端RFout相連；第九反饋電阻R9與第九開關T9相連；第九開關T9的1端與第十反饋電阻R10相連，第九開關T9的0端與第十一開關T11相連；第十反饋電阻R10與第十開關T10相連；第十開關T10的1端與第十一反饋電阻R11相連，第十開關T10的0端與第十三開關T13相連；第十一開關T11的1端與第十二反饋電阻R12相連，第十一開關T11的0端與第十五開關T15相連；第十一反饋電阻R11與第十二開關T12相連；第十二反饋電阻R12與第十四開關T14相連；第十二開關T12的1端與第十三反饋電阻R13相連，第十三開關T13的1端與第十四反饋電阻R14相連，第十四開關T14的1端與第十五反饋電阻R15相連，第十五開關T15的1端與第十六反饋電阻R16相連；第十三反饋電阻R13、第十四反饋電阻R14、第十五反饋電阻R15、第十六反饋電阻R16、第十二開關T12的0端、第十三開關T13的0端、第十四開關T14的0端、第十五開關T15的0端均與反饋電阻陣列的輸出端RFout相連；第一開關T1的控制端與增益控制接口D3相連；第二開關T2和第九開關T9的控制端均與增益控制接口D2相連；第三開關T3、第四開關T4、第十開關T10和第十一開關T11的控制端均與增益控制接口D1相連；第五開關T5、第六開關T6、第七開關T7、第八開關T8、第十二開關T12、第十三開關T13、第十四開關T14、第十五開關T15的控制端均與增益控制接口D0相連。...

【技術特征摘要】
1.一種二進制權重dB線性開關電阻型CMOS可編程增益放大器，包括全差分運算放大
器和反饋電阻陣列模塊；所述全差分運算放大器包括兩級結構和偏置電路及共模反饋電
路，所述兩級結構中的第一級為套筒式共源共柵結構，第二級為共源級；所述反饋電阻陣
列模塊包括兩個結構相同的反饋電阻陣列；
該增益放大器具有第一輸入信號Vin+和第二輸入信號Vin-，所述第一輸入信號Vin+
通過第一輸入電阻Rin與全差分運算放大器的正輸入端相連，所述第二輸入信號Vin-通過
第二輸入電阻Rin與全差分運算放大器的負輸入端相連；
其特征在于：
兩個結構相同的反饋電阻陣列中：
其中一個反饋電阻陣列的輸入端RFin與全差分運算放大器的正輸入端相連，該反饋電
阻陣列的輸出端RFout與全差分運算放大器的負輸出端Vout-相連；
另一個反饋電阻陣列的輸入端RFin與全差分運算放大器的負輸入端相連，該反饋電阻
陣列的輸出端RFout與全差分運算放大器的正輸出端Vout+相連；
兩個反饋電阻陣列均分別具有的四個增益控制接口用以加相同的四位數字信號，以控
制該兩個反饋電阻陣列增益，所述四個增益控制接口分別為增益控制接口D0、D1、D2和
D3；
所述反饋電阻陣列的結構是：包括有16個反饋電阻和15個單刀雙擲開關；所述反饋
電阻陣列中各器件及各增益控制接口的連接關系如下：
反饋電阻陣列的輸入端RFin與第一開關T1相連；
第一開關T1的0端與第一反饋電阻R1相連，第一開關T1的1端與第九反饋電阻R9
相連；第一反饋電阻R1與第二開關T2相連；第二開關T2的1端與第二反饋電阻R2相連，
第二開關T2的0端與第四開關T4相連；第二反饋電阻R2與第三開關T3相連；第三開關
T3的1端與第三反饋電阻R3相連，第三開關T3的0端與第六開關T6相連；第四開關T4
的1端與第四反饋電阻R4相連，第四開關T4的0端與第八開關T8相連；第三反饋電阻
R3與第五開關T5相連；第四反饋電阻R4與第七開關T7相連；第五開關T5的1端與第五
反饋電阻R5相連，第六開關T6的1端與第六反饋電阻R6相連，第七開關T7的1端與第
七反饋電阻R7相連，第八開關T8的1端與第八反饋電阻R8相連；
第五反饋電阻R5、第六反饋電阻R6、第七反饋電阻R7、第八反饋電阻R8、第五開關
T5的0端、第六開關T6的0端、第七開關T7的0端、第八開關T8的0端均與反饋電阻
陣列的輸出端RFout相連；
第九反饋電阻R9與第九開關T9相連；第九開關T9的1端與第十反饋電阻R10相連，
第九開關T9的0端與第十一開關T11相連；第十反饋電阻R10與第十開關T10相連；第
十...

【專利技術屬性】
技術研發人員：趙毅強，王景帥，
申請(專利權)人：天津大學，
類型：發明
國別省市：天津;12