半導體器件制造技術

本發明專利技術提供一種半導體器件，在具有SRAM存儲單元的半導體器件中謀求其可靠性的提高。具有SRAM存儲單元(MC)的半導體器件在兩個負載晶體管(Lo1、Lo2)和兩個驅動晶體管(Dr1、Dr2)的下部設置有作為背柵而發揮功能的電獨立的四個半導體區域(LPW、LNW、RNW、RPW)，對負載晶體管(Lo1、Lo2)和驅動晶體管(Dr1、Dr2)的閾值電壓進行控制。而且，設置于兩個負載晶體管(Lo1、Lo2)下部的兩個n型半導體區域(LNW、RNW)之間通過p型半導體區域DPW而電分離。

【技術實現步驟摘要】

本專利技術涉及半導體器件，尤其涉及有效應用于具有配置于SOI襯底上的M0S、SRAM的半導體器件的技術。
技術介紹
SRAM (Static Random Access Memory:靜態隨機存取存儲器)為半導體存儲器的一種，使用觸發器(flip-flop)來存儲數據。例如，在SRAM中，在由四個晶體管構成的兩個交叉連接的CMOS反相器(inverter)中存儲數據(“I”或者“O”)。另外，為了讀取和寫入存取而需要兩個晶體管，因此在典型的SRAM中，存儲單元(memory cell)由六個晶體管構成。CMOS 是互補型(Complementary)MOS(Metal Oxide Semiconductor:金屬氧化物半導體)的簡稱。例如，在以下專利文獻I (日本特開平11-39879號公報)中公開了以下技術:設置使SRAM部的襯底電位選擇性地變更的電路元件，使用該電路元件來改變SRAM部的MOSFET的閾值電壓。而且，公開了以下技術:在寫入時和讀取時變更閾值電壓，一邊維持SRAM部的高速動作一邊作為整體抑制消耗電力。另外，在以下專利文獻2(日本特開2011-90782號公報)中公開了以下技術:使用SOI (Silicon On Insulator:絕緣娃)晶體管構成靜態型的存儲單元，通過適當地控制各晶體管的隱埋氧化膜(B0X:Buried OXide)層下側的阱層的電位來使各晶體管的電流變化，提高SRAM的性能。而且，在專利文獻2的實施例3中公開了以下技術:在從存儲單元內的左側的位線BLT至VSS為止串聯地連接的nMOS以及從存儲單元內的右側的位線BLB至VSS為止串聯地連接的nMOS中設為分別獨立的阱節點(well node) VBNl和VBN2。另外，在實施例4中公開了在實施例3的基礎上進一步地存儲單元內的左右pMOS的阱節點的控制也分別獨立地分割的結構。在先技術文獻專利文獻專利文獻1:日本特開平11-39879號公報專利文獻2:日本特開2011-90782號公報
技術實現思路
在專利文獻2中，如圖3?圖7所示，晶體管形成于SOI層15，在SOI層15之下經由隱埋氧化膜(BOX)層6而配置有阱4。而且，SOI層、隱埋氧化膜層6以及阱4由元件分離層7、13包圍，SOI層15和阱4通過元件分離層7、13與相鄰的晶體管分離。也就是說，需要形成比阱4深的元件分離層7、13。例如通過在半導體襯底的表面形成深槽并在該深槽內埋入氧化硅膜等絕緣膜來形成元件分離層7、13。根據本申請的專利技術人的研究，在俯視觀察下，以窄寬度形成深槽以及在窄寬度的深槽內埋入絕緣膜非常困難，根據絕緣性的觀點，難以提供可靠性高的元件分離層7、13。也就是說，弄清了存在具有由深槽構成的元件分離層7、13的SRAM的可靠性降低這種問題。本專利技術的目的在于，提供一種可靠性高的半導體器件。特別是，在具有SRAM存儲單元的半導體器件中，謀求其可靠性的提高。本專利技術的上述目的和其他目的以及新特征根據本申請的說明書的記載和附圖會變得更清楚。根據一實施方式，在具有SRAM存儲單元的半導體器件中，在兩個負載晶體管(Lol、Lo2)和兩個驅動晶體管(Drl、Dr2)的下部設置有作為背柵而發揮功能的電獨立的四個半導體區域(LPW、LNW、RNW、RPW)，對負載晶體管(Lol、Lo2)和驅動晶體管(Drl、Dr2)的閾值電壓進行控制。而且，設置于兩個負載晶體管(Lol、Lo2)下部的兩個η型半導體區域(LNW、RNW)之間通過P型半導體區域DPW而電分離。專利技術的效果根據一實施方式，在具有SRAM存儲單元的半導體器件中能夠提高其可靠性。【附圖說明】圖1是表示本實施方式的SRAM的存儲單元的等效電路圖。圖2是本實施方式的構成SRAM的存儲單元的驅動晶體管(Drl)和存取晶體管(Accl)的示意性剖視圖。圖3是本實施方式的構成SRAM的存儲單元的負載晶體管(Lol)的示意性剖視圖。圖4是表示本實施方式的PMOS或者NMOS的背柵的阱電位與閾值電壓(Vth)的關系的圖。圖5是表示本實施方式的SRAM的存儲單元區域的結構的俯視圖。圖6是沿圖5的A-A的剖視圖。圖7是表示本實施方式的SRAM的存儲陣列和供電區域的主要部分俯視圖。圖8是表示本實施方式的SRAM的存儲陣列的概念的俯視圖。圖9是表示本實施方式的SRAM的存儲單元的寫入動作時的阱供電線的電位的表。圖10是表示本實施方式的SRAM的存儲單元的寫入時的蝶形曲線的圖。圖11是表示本實施方式的SRAM的存儲單元的寫入時的蝶形曲線的圖。圖12是用于說明本實施方式的SRAM的存儲單元的效果的圖。圖13是用于說明本實施方式的SRAM的存儲單元的效果的圖。附圖標記說明Drl、Dr2:驅動晶體管Lol、Lo2:負載晶體管LPW、LNW、DPW、RNW、RPW:半導體區域MC:存儲單元【具體實施方式】在以下實施方式中，方便起見，在有需要時分割為多個部分或者實施方式而進行說明，但是除了特別明示的情況以外，這些部分或實施方式并非相互無關，而是一個為另一個的一部分或者全部的變形例、應用例、詳細說明、補充說明等的關系。另外，在以下實施方式中，在提及要素的數等(包含個數、數值、量、范圍等)的情況下，除了特別明示的情況和原理上明顯地限定為特定的數的情況等以外，并不限定于其特定的數，也可以為特定的數以上或者以下。并且，在以下實施方式中，其構成要素(也包含要素步驟等)除了特別明示的情況和原理上明顯地認為是必須的情況等以外，不一定必須需要。同樣地，在以下實施方式中，在提及構成要素等的形狀、位置關系等時，除了特別明示的情況和原理上明顯地認為并非如此的情況等以外，實質上包含近似或者類似其形狀等的構成要素等。這關于上述數等(包含個數、數值、量、范圍等)也是相同的。以下，根據附圖詳細說明本專利技術的實施方式。此外，在用于說明實施方式的全部附圖中，對具有相同功能的部件標注相同或者相關聯的附圖標記，并省略其重復說明。另外，在存在多個類似的部件(部位)的情況下，有時對總稱的附圖標記追加記號而表示單獨或者特定的部位。另外，在以下實施方式中，除了特別需要時以外，原則上不重復說明相同或者同樣的部分。另外，在實施方式中使用的附圖中，為了使附圖容易理解，有時即使是剖視圖也省略陰影線。另外，為了使附圖容易理解，有時即使是俯視圖也標注陰影線。另外，在剖視圖和俯視圖中，各部位的大小并不與實際器件對應，為了使附圖容易理解，有時使特定的部位表示得相對大。另外，即使在俯視圖與剖視圖對應的情況下，有時也改變各部位的大小而表示。(實施方式)本實施方式的半導體器件(半導體集成電路裝置、半導體存儲裝置)具有SRAM的存儲器區域。存儲器區域具有SRAM的存儲單元配置成矩陣狀的存儲陣列MA以及對阱區域施加期望的電位的供電區域(供電部)PF。首先，說明本實施方式的半導體器件(半導體集成電路裝置、半導體存儲裝置)的SRAM的存儲單元的電路結構。圖1是表示本實施方式的SRAM的存儲單元MC的等效電路圖。如圖所示，存儲單元MC配置于一對位線(bit line)(位線BLT、位線BLB)與字線(wordline)WL的交叉部。位線(BLT、BLB)和字線WL沿相互正交的方向延伸。該存儲單元MC具本文檔來自技高網...

【技術保護點】
一種半導體器件，其特征在于，具有：半導體襯底，其具有主面；半導體層，其經由隱埋絕緣膜而形成在所述半導體襯底的所述主面之上；第一n阱區域和第二n阱區域，其形成于所述半導體襯底的所述主面，沿所述主面的第一方向延伸；虛設p阱區域，其設置于所述第一n阱區域與所述第二n阱區域之間，沿所述第一方向延伸；第一p阱區域，其在所述虛設p阱區域的相反一側與所述第一n阱區域相鄰，沿所述第一方向延伸；第二p阱區域，其在所述虛設p阱區域的相反一側與所述第二n阱區域相鄰，沿所述第一方向延伸；第一位線和第二位線，其分別沿著所述第一方向延伸；多個存儲單元，其分別與所述第一位線和所述第二位線連接；以及多個字線，其分別與所述多個存儲單元連接，分別沿著與所述第一方向交叉的第二方向延伸，所述多個存儲單元分別包括：第一p溝道型晶體管，其設置于所述第一n阱區域之上的所述半導體層，其漏極與第一蓄積節點連接，其柵極與第二蓄積節點連接；第一n溝道型晶體管，其設置于所述第一p阱區域之上的所述半導體層，其漏極與所述第一蓄積節點連接，其柵極與所述第二蓄積節點連接；第二p溝道型晶體管，其設置于所述第二n阱區域之上的所述半導體層，其漏極與所述第二蓄積節點連接，其柵極與所述第一蓄積節點連接；第二n溝道型晶體管，其設置于所述第二p阱區域之上的所述半導體層，其漏極與所述第二蓄積節點連接，其柵極與所述第一蓄積節點連接；第三n溝道型晶體管，其設置于所述半導體層，將所述第一位線與所述第一蓄積節點之間電連接；以及第四n溝道型晶體管，其設置于所述半導體層，將所述第二位線與所述第二蓄積節點之間電連接。...

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：槙山秀樹，
申請(專利權)人：瑞薩電子株式會社，
類型：發明
國別省市：日本;JP