本實用新型專利技術涉及固態硬盤，尤其地涉及一種具有安全擦除和錯誤保護功能的固態硬盤。其包括電源模塊、主控芯片、GPIO接口、兩個DRAM芯片、NAND閃存陣列以及產生電平信號的硬件按鈕；所述電源模塊分別和主控芯片、第一DRAM芯片、第二DRAM芯片、NAND閃存陣列連接，主控芯片分別和第一DRAM芯片、第二DRAM芯片、NAND閃存陣列連接，主控芯片還通過GPIO接口和硬件按鈕連接。該固態硬盤不僅可安全地擦除固態硬盤中的數據，而且還可防止錯誤的數據寫入固態硬盤。
【技術實現步驟摘要】
本技術涉及固態硬盤，尤其地涉及一種具有安全擦除和錯誤保護功能的固態硬盤。
技術介紹
固態硬盤日益成為人們普遍使用的存儲設備，其具有速度快，壽命長，功率低的優點，固態硬盤是將大容量閃存通過裝在線路板上，其體積小，存儲量大，使用方便，而且方便電腦組裝，從而得到用戶的歡迎。現實操作中，主控芯片在刪除固態硬盤物理層鏈路表數據的同時，往往也會刪除一些用戶數據，導致用戶數據被無理的刪除。并且在往固態硬盤寫入數據時，往往也會把一些錯誤的數據寫入固態硬盤，導致固態硬盤的存儲利用率不高。
技術實現思路
本技術為了克服現有技術的不足，目的旨在提供一種具有安全擦除和錯誤保護功能的固態硬盤，該固態硬盤不僅可安全地擦除固態硬盤中的數據，而且還可防止錯誤的數據寫入固態硬盤。為了解決上述的技術問題，本技術提出的基本技術方案為:—種具有安全擦除和錯誤保護功能的固態硬盤，其包括電源模塊、主控芯片、GP10接口、兩個DRAM芯片、NAND閃存陣列以及產生電平信號的硬件按鈕；所述電源模塊分別和主控芯片、第一 DRAM芯片、第二 DRAM芯片、NAND閃存陣列連接，主控芯片分別和第一 DRAM芯片、第二 DRAM芯片、NAND閃存陣列連接，主控芯片還通過GP10接口和硬件按鈕連接。進一步，所述電源模塊包括四個電源芯片，NAND閃存陣列具有閃存輸入輸出電源接口和閃存存儲電源接口，第一電源芯片產生第一電壓并將第一電壓分別輸入第一 DRAM芯片和第二 DRAM芯片，第二電源芯片產生第二電壓并將第二電壓輸入主控芯片，第三電源芯片產生第三電壓并將第三電壓通過閃存存儲電源接口輸入NAND閃存陣列，第四電源芯片產生第四電壓并將第四電壓通過閃存輸入輸出電源接口輸入NAND閃存陣列。進一步，所述第一電壓為1.5V，第二電壓為1.2V，第三電壓為1.8V，第四電壓為3.3V。本技術的有益效果是:1、硬件按鈕通過GP10接口往主控芯片輸入電平脈沖，主控芯片受電平脈沖信號的觸發產生安全擦除NAND閃存陣列的動作。因此用戶通過硬件按鈕對NAND閃存陣列進行安全擦除。2、本技術設有兩個DRAM芯片，避免采用單個DRAM和主控芯片電路設計而導致寫入NAND的數據出現錯誤的情況，并且主控芯片更加可靠和高效率的對NAND寫入正確的數據。【附圖說明】圖1為本實施例提供的一種具有安全擦除和錯誤保護功能的固態硬盤電路結構示意圖。圖2為本實施例固態硬盤安全擦除的處理流程。圖3為本實施例固態硬盤數據錯誤保護的處理流程。【具體實施方式】以下將結合附圖1至3對本技術做進一步的說明，但不應以此來限制本技術的保護范圍。為了方便說明并且理解本技術的技術方案，以下說明所使用的方位詞均以附圖所展示的方位為準。如圖1所示，本實施例提供的一種具有安全擦除和錯誤保護功能的固態硬盤包括電源模塊、主控芯片、GP1接口、兩個DRAM芯片、NAND閃存陣列以及產生電平信號的硬件按鈕。電源模塊分別和主控芯片、第一 DRAM芯片、第二 DRAM芯片、NAND閃存陣列連接，主控芯片分別和第一 DRAM芯片、第二 DRAM芯片、NAND閃存陣列連接，主控芯片還通過GP1接口和硬件按鈕連接。優選的，本實施例的電源模塊包括四個電源芯片，NAND閃存陣列具有閃存輸入輸出電源接口和閃存存儲電源接口，第一電源芯片產生第一電壓并將第一電壓分別輸入第一DRAM芯片和第二 DRAM芯片，第二電源芯片產生第二電壓并將第二電壓輸入主控芯片，第三電源芯片產生第三電壓并將第三電壓通過閃存存儲電源接口輸入NAND閃存陣列，第四電源芯片產生第四電壓并將第四電壓通過閃存輸入輸出電源接口輸入NAND閃存陣列。其中，第一電壓為1.5V，第二電壓為1.2V，第三電壓為1.8V，第四電壓為3.3V。如圖2所示，固態硬盤安全擦除的處理流程如下所述:硬件按鈕通過GP1接口往主控芯片輸入電平脈沖，主控芯片受電平脈沖信號的觸發產生安全擦除NAND閃存陣列的動作，其中，電平脈沖信號可以是高電平有效，也可以是低電平有效，兩者取一。一方面，主控芯片擦除NAND閃存陣列中的物理邏輯鏈路表，另一方面，主控芯片還擦除用戶區域的數據。當然，主控芯片不僅可安全擦除NAND閃存陣列，本技術還可通過外部硬件按鈕的電平脈沖信號輸入使主控芯片進行快速擦除或者高級擦除。因此用戶通過硬件按鈕對NAND閃存陣列進行安全擦除或者快速擦除或者高級擦除。如圖3所示，固態硬盤數據錯誤保護的處理流程如下所述:首先編寫n pair page的數據，并將該數據預先以n-l，n-2，n_3，n = l，n+2，n+3的形式載入第二 DRAM芯片，主控芯片分析第二 DRAM芯片的數據狀態，一方面，如果第二 DRAM芯片的數據狀態未出現錯誤，則主控芯片擦除存儲在DRAM芯片中的數據；另一方面，如果第二 DRAM芯片的數據狀態出現錯誤，重新編寫配置到NAND閃存陣列的DRAM芯片數據。完成數據的處理后，返回到第一步，即首先編寫n pair page的數據這一步，直至正確的數據全部寫入NAND閃存陣列。第一 DRAM芯片存儲物理邏輯鏈路表，主控芯片可根據第一 DRAM芯片的存儲數據操作NAND閃存陣列。傳統的固態硬盤是沒有錯誤保護功能的，并且電路設計上只采用單個DRAM芯片，因此本技術設有兩個DRAM芯片，第二 DRAM芯片存儲編程數據，主控芯片預先對第二 DRAM芯片進行分析是否存在錯誤數據以及決定第二 DRAM芯片是否需要重新寫入數據，之后主控芯片可分別通過第一 DRAM芯片和第二 DRAM芯片對NAND閃存陣列寫入數據。因此，采用此結構的電路設計，避免采用單個DRAM和主控芯片電路設計而導致寫入NAND的數據出現錯誤的情況，并且主控芯片更加可靠和高效率的對NAND寫入正確的數據。根據上述說明書的揭示和教導，本技術所屬領域的技術人員還可以對上述實施方式進行變更和修改。因此，本技術并不局限于上面揭示和描述的【具體實施方式】，對本技術的一些修改和變更也應當落入本技術的權利要求的保護范圍內。此外，盡管本說明書中使用了一些特定的術語，但這些術語只是為了方便說明，并不對本技術構成任何限制。【主權項】1.一種具有安全擦除和錯誤保護功能的固態硬盤，其特征在于:包括電源模塊、主控芯片、GP1接口、兩個DRAM芯片、NAND閃存陣列以及產生電平信號的硬件按鈕；所述電源模塊分別和主控芯片、第一 DRAM芯片、第二 DRAM芯片、NAND閃存陣列連接，主控芯片分別和第一 DRAM芯片、第二 DRAM芯片、NAND閃存陣列連接，主控芯片還通過GP1接口和硬件按鈕連接。2.根據權利要求1所述的一種具有安全擦除和錯誤保護功能的固態硬盤，其特征在于:所述電源模塊包括四個電源芯片，NAND閃存陣列具有閃存輸入輸出電源接口和閃存存儲電源接口，第一電源芯片產生第一電壓并將第一電壓分別輸入第一 DRAM芯片和第二DRAM芯片，第二電源芯片產生第二電壓并將第二電壓輸入主控芯片，第三電源芯片產生第三電壓并將第三電壓通過閃存存儲電源接口輸入NAND閃存陣列，第四電源芯片產生第四電壓并將第四電壓通過閃存輸入輸出電源接口輸入NAND閃存陣列。3.根據權利要求2所述的一種具有本文檔來自技高網...
【技術保護點】
一種具有安全擦除和錯誤保護功能的固態硬盤，其特征在于：包括電源模塊、主控芯片、GPIO接口、兩個DRAM芯片、NAND閃存陣列以及產生電平信號的硬件按鈕；所述電源模塊分別和主控芯片、第一DRAM芯片、第二DRAM芯片、NAND閃存陣列連接，主控芯片分別和第一DRAM芯片、第二DRAM芯片、NAND閃存陣列連接，主控芯片還通過GPIO接口和硬件按鈕連接。
【技術特征摘要】
【專利技術屬性】
技術研發人員：蔡詩國，
申請(專利權)人：深圳創久科技有限公司，
類型：新型
國別省市：廣東;44
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。