【技術實現步驟摘要】
—種基于靜態邏輯實現的提前終止比較器及其控制方法
本專利技術涉及電子
，特別涉及。
技術介紹
如今超大規模集成電路設計發展已到了深亞微米工藝技術，特征尺寸不斷縮小使集成度不斷增加，功耗也隨之增加。電路的功耗通過轉化為熱量而釋放出來，過多的熱量將導致器件的工作溫度升高，繼而嚴重降低系統的可靠性，使電路失效。而對工作溫度高的芯片，只能用更昂貴的封裝材料保證電路性能。所以功耗成為了設計集成電路的重要考慮因素。為了提高芯片的可靠性和降低芯片封裝成本，迫切需要設計者用低功耗的技術來設計電路。因此低功耗設計成為集成電路設計的一個重要方向，貫穿于從系統設計、邏輯設計到物理設計以及工藝實現的整個集成電路設計流程。另一方面，基本運算單元的低功耗設計是低功耗設計重要的內容。比較器是數字系統的重要基本運算單元，傳統的比較器消耗的功耗比較大。比較器的低功耗設計對于降低系統的功耗具有重大的意義。傳統比較器大多數是并行計算的，只要有輸入，所有的數據都會并行進行運算，最后得到比較結果。也就是說，輸入的每一位數據都會進行運算。但是，根據概率論的知識，兩個隨機數進行比較，前3位就可以比較出結果的概率達到87.5%。隨著位寬的增加，傳統比較器有越來越多的數位進行沒有必要的運算，因此消耗了很大的功耗。由此可見，現有技術存在以下的缺點與不足:1、現有的同步比較器是并行比較器，需要對數據的每一位進行比較。對于數據位寬較大的數據比較而言，同步比較器要對所有位進行操作，使電路頻繁的翻轉，增加了額外的功耗。2、同步比較器一般通過多個少數位比較器級聯而成，電路單元較多，電路面積龐大。3、...
【技術保護點】
一種基于靜態邏輯實現的提前終止比較器，其特征在于，包括至少兩個兩位靜態比較單元和至少一個終止判斷單元，所述兩位靜態比較單元級聯再與終止判斷單元連接，所述兩位靜態比較單元級聯后，每個兩位靜態比較單元的小于信號輸出端、大于信號輸出端分別與終止判斷單元的小于信號輸入端、大于信號輸入端連接，較高位的兩位靜態比較單元的相等信號輸出端與次高位的兩位靜態比較單元的相等信號輸入端連接，最低位的兩位靜態比較單元的相等信號輸出端與終止判斷單元的相等信號輸入端連接，所述終止判斷單元輸出為所述基于靜態邏輯實現的提前終止比較器的大于或等于輸出信號、完成信號和小于輸出信號，所述兩位靜態比較單元的數據輸入端用于輸入待比較數據信號；所述每個兩位靜態比較單元的使能信號輸入端與終止判斷單元的使能信號輸入端連接。
【技術特征摘要】
1.一種基于靜態邏輯實現的提前終止比較器，其特征在于，包括至少兩個兩位靜態比較單元和至少一個終止判斷單元，所述兩位靜態比較單元級聯再與終止判斷單元連接，所述兩位靜態比較單元級聯后，每個兩位靜態比較單元的小于信號輸出端、大于信號輸出端分別與終止判斷單元的小于信號輸入端、大于信號輸入端連接，較高位的兩位靜態比較單元的相等信號輸出端與次高位的兩位靜態比較單元的相等信號輸入端連接，最低位的兩位靜態比較單元的相等信號輸出端與終止判斷單元的相等信號輸入端連接，所述終止判斷單元輸出為所述基于靜態邏輯實現的提前終止比較器的大于或等于輸出信號、完成信號和小于輸出信號，所述兩位靜態比較單元的數據輸入端用于輸入待比較數據信號；所述每個兩位靜態比較單元的使能信號輸入端與終止判斷單元的使能信號輸入端連接。2.根據權利要求1所述的基于靜態邏輯實現的提前終止比較器，其特征在于，所述兩位靜態比較單元包括大于比較電路、小于比較電路和相等比較電路； 所述大于比較電路包括第一 PMOS管汜)、第二 PMOS管(P2)、第三PMOS管(P3)、第四PMOS 管(P4)、第五 PMOS 管(P5)、第六 PMOS 管(P6)、第七 PMOS 管(P7)、第八 PMOS 管(P8)、第九 PMOS 管(P9)、第一 NMOS 管(N1)、第二 NMOS 管(N2)、第三 NMOS 管(N3)、第四 NMOS 管(N4)、第五NMOS管(N5)、第六NMOS管(N6)、第七NMOS管(N7)、第八NMOS管(N8)、第九NMOS管(N9)、第一反相器(I);所述第一 PMOS管(P1)的源極、第三PMOS管(P3)的源極、第四PMOS管(P4)的源極、第六PMOS管(P6)的源極、第八PMOS管(P8)的源極和第九PMOS管(P9)的源極均連接電源，第九NMOS管(N9)的源極接地； 第一 PMOS管(P1)的漏極與第二 PMOS管(P2)的源極相接，第二 PMOS管(P2)的漏極與第一 NMOS管(N1)、第二 NMOS管(N2)的漏極相接； 第三PMOS管(P3)、第四PMOS管(P4)的漏極與第五PMOS管(P5)的源極相接，第五PMOS管(P5)的漏極與第五NMOS管(N5)的漏極相接，第五NMOS管(N5)的源極與第三NMOS管(N3)、第四NMOS管(N4)的漏極相接； 第六PMOS管(P6)的漏極與第七PMOS管(P7)的源極相接，第七PMOS管(P7)的漏極與第六NMOS管(N6)的漏極相接，第六NMOS管(N6)的源極與第七NMOS管(N7)的漏極相接；第八PMOS管(P8)、第九PMOS管(P9)的漏極與第一反相器(I)的輸入端相接； 第二 PMOS管(P2)的漏極與第五PMOS管(P5)、第五NMOS管(N5)的柵極相接，第五PMOS管(P5)的漏極與第七PMOS管(P7)的漏極相接，第七PMOS管(P7)的漏極與第一反相器(I)的輸入端相接； 第一 NMOS 管(N1)、第二 NMOS 管(N2)、第三 NMOS 管(N3)、第四 NMOS 管(N4)、第七 NMOS管(N7)的源極均與第八NMOS管(N8)的漏極相接，第八NMOS管(N8)的源極與第九NMOS管(N9)的漏極相接； 第一 PMOS管(P1)和第一 NMOS管(N1)的柵極均連接第一數據低位非信號(；第二PMOS管(P2)和第二 NMOS管(N2)的柵極均連接第二數據低位信號(Btl);第三PMOS管(P3)和第三NMOS管(N3)的柵極均連接第一數據高位信號(A1);第四PMOS管(P4)的柵極和第四NMOS管(N4)的柵極均連接第二數據高位非信號(瓦).’第六PMOS管(P6)和第六NMOS管(N6)的柵極均連接第一數據高位信號(A1);第七PMOS管(P7)和第七NMOS管(N7)的柵極均連接第二數據高位非信號(瓦);第八PMOS管(P8)和第八NMOS管(N8)的柵極均連接相等信號的輸入端(EQin);第九PMOS管(P9)和第九NMOS管(N9)的柵極均連接使能信號(EN)；第一反相器(I)的輸出端作為大于信號(GTout)的輸出端。3.根據權利要求2所述的基于靜態邏輯實現的提前終止比較器，其特征在于，所述小于比較電路包括第十PMOS管(Pltl)、第十一 PMOS管(Pn)、第十二 PMOS管(P12)、第十三PMOS管(P13)、第十四PMOS管(P14)、第十五PMOS管(P15)、第十六PMOS管(P16)、第十七PMOS管(P17)、第十八 PMOS 管(P18)、第十 NMOS 管(Nltl)、第十一 NMOS 管(N11)、第十二 NMOS 管(N12)、第十三NMOS管(N13)、第十四NMOS管(N14)、第十五NMOS管(N15)、第十六NMOS管(N16)、第十七NMOS管(N17)、第十八NMOS管(N18)和第二反相器(2);所述第十PMOS管(Pltl)的源極、第十二 PMOS管(P12)的源極、第十三PMOS管(P13)的源極、第十五PMOS管(P15)的源極、第十七PMOS管(P17)的源極、第十八PMOS管(P18)的源極均連接電源，第十八NMOS管(N18)的源極接地； 第十PMOS管(Pltl)的漏極與第十一 PMOS管(P11)的源極相接，第十NMOS管(Nltl)的漏極和第十一 NMOS管(N11)的漏極均與第十一 PMOS管(P11)的漏極相接； 第十二 PMOS管(P12)的漏極和第十三PMOS管(P13)的漏極均與第十四PMOS管(P14)的源極相接，第十四PMOS管(P14)的漏極與第十四NMOS管(N14)的漏極相接，第十二 NMOS管(N12)的漏極和第十三NMOS管(N13)的漏極均與第十四NMOS管(N14)的源極相接； 第十五PMOS管(P15)的漏極與第十六PMOS管(P16)的源極相接，第十六PMOS管(P16)的漏極與第十五NMOS管(N15)的漏極相接,第十五NMOS管(N15)的源極與第十六NMOS管(N16)的漏極相接； 第十七NMOS管(N17)的漏極和第十八NMOS管(N18)的漏極均與第二反相器(2)的輸入端相接； 第十四PMOS管(P14)的柵極和第十四NMOS管(N14)的柵極均與第十一 PMOS管(P11)的漏極相接，第十四PMOS管(P14)的漏極與第十六PMOS管(P16)的漏極相接，第十六PMOS管(P16)的漏極與第二反相器(2)的輸入端相接； 第十NMOS管(Nltl)的源極、第十一 NMOS管(N11)的源極、第十二 NMOS管(N12)的源極、第十三NMOS管(N13)的源極、第十六NMOS管(N16)的源極均與第十七NMOS管(N17)的漏極相接，第十七NMOS管(N17)的源極與第十八NMOS管(N18)的漏極相接； 第十PMOS管(Pltl)的柵極和第十NMOS管(Nltl)的柵極均連接第一數據低位信號(Atl)；第十一PMOS管(P11)、第十一NMOS管(N11)的柵極接第二數據低位非信號(瓦)；第十二PMOS管(P12)的柵極和第十二 NMOS管(N12)的柵極均連接第一數據高位非信號(X );第十三PMOS管(P13)的柵極和第十三NMOS管(N13)的柵極均連接第二數據高位信號(B1);第十五PMOS管(P15)的柵極和第十五NMOS管(N15)的柵極均連接第一數據高位非信號(i );第十六PMOS管(P16)的柵極 和第十六NMOS管(N16)的柵極均連接第二數據高位信號(B1);第十七PMOS管(P17)的柵極和第十七NMOS管(N17)的柵極均連接相等信號的輸入端(EQin)；第十八PMOS管(P18)的柵極和第十八NMOS管(N18)的柵極均連接使能信號(EN);第二反相器⑵的輸出端作為小于信號(LTout)的輸出端。4.根據權利要求2所述的基于靜態邏輯實現的提前終止比較器，其特征在于，所述相等比較電路包括第十九PMOS管(P19)、第二十PMOS管(P2tl)、第二十一 PMOS管(P21)、第二十二 PMOS管(P22)、第二十三PMOS管(P23)、第二十四PMOS管(P24)、第二十五PMOS管(P25)、第二十六PMOS管(P26)、第二十七PMOS管(P27)、第二十八PMOS管(P28)、第十九NMOS管(N19)、第二十 NMOS 管(N2tl)、第二十一NMOS 管(N21)、第二十二 NMOS 管(N22)、第二十三NMOS管(N23)、第二十四NMOS管(N24)、第二十五NMOS管(N25)、第二十六NMOS管(N26)、第二十七NMOS管(N27)、第二十八NMOS管(N28)和第三反相器(3);所述第十九PMOS管(P19)的源極、第二十一 PMOS管(P21)的源極、第二十三PMOS管(P23)的源極、第二十五PMOS...
【專利技術屬性】
技術研發人員：姜小波，鄭帥，李振寧，
申請(專利權)人：華南理工大學，
類型：發明
國別省市：廣東;44
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。