一種基于量化時延法提高FID信號測頻精度的電路制造技術

本實用新型專利技術公開了一種基于量化時延法提高FID信號測頻精度的電路，包括動態核極化弱磁傳感器、高頻振蕩電路、信號調理電路、滯回比較器、晶振電路、FPGA數字測頻模塊、控制器和存儲單元，所述動態核極化弱磁傳感器的輸入端連接高頻振蕩電路，所述動態核極化弱磁傳感器的輸出端連接信號調理電路，所述信號調理電路連接滯回比較器，所述滯回比較器和晶振電路的輸出端均連接FPGA數字測頻模塊，所述FPGA數字測頻模塊連接控制器，所述控制器連接存儲單元，本實用新型專利技術利用等精度測頻的原理，在FPGA數字測頻模塊中設計誤差補償部分，粗測和細測相結合，大幅度提高了測頻精度。

A circuit for improving frequency measurement accuracy of FID signals based on quantized time delay method

The utility model discloses a circuit to improve the accuracy of frequency measurement method based on FID signal quantization delay, including dynamic nuclear polarization weak magnetic sensor, a high frequency oscillating circuit, signal conditioning circuit, hysteresis comparator, crystal oscillator circuit, FPGA digital frequency measurement module, a controller and a storage unit, the dynamic nuclear polarization weak magnetic sensor input the output end is connected with the high-frequency oscillation circuit, the dynamic nuclear polarization weak magnetic sensor is connected with the signal conditioning circuit, the signal conditioning circuit is connected with a hysteresis comparator, the output of the hysteresis comparator and the oscillator circuit terminal is connected with the FPGA digital frequency measurement module, the FPGA digital frequency measurement module connected to the controller. Controller is connected with the storage unit, the utility model uses the principle of equal precision frequency measurement, measurement error compensation part design module in digital frequency FPGA, coarse and fine combination test, Greatly improve the frequency measurement accuracy.

【技術實現步驟摘要】
一種基于量化時延法提高FID信號測頻精度的電路
本技術涉及地球弱磁場測量
，特別是涉及一種基于量化時延法提高FID信號測頻精度的電路。
技術介紹
動態核極化磁力儀具有功耗低、無死區、靈敏度高等特點，在地球物理磁法勘探、地球科學研究、反潛、衛星磁測這些領域得到了普遍應用。動態核極化磁力儀通常包括兩種共振系統：電子自旋共振和核磁共振，該儀器利用射頻電磁場產生的電子自旋共振和兩個共振系統的耦合弛豫作用，將電子自旋共振的能量轉移到核磁共振，從而提高了傳感器中質子自旋的宏觀磁矩，并在偏轉磁場的作用下輸出FID信號(FreeInductionDecaySingal，自由感應衰減信號)，動態核極化磁力儀通過測量FID信號頻率，利用旋磁比計算得到當前的地磁場強度，因此其測頻精度直接決定了磁場的測量精度。但在實際應用中，動態核極化磁力儀直接測得的FID信號頻率并不高。目前，通常采用基于CPLD(ComplexProgramableLogicDevice，復雜可編程邏輯器件)的多周期同步法提高動態核極化磁力儀FID信號測頻精度，或將兩種測量功能的磁力儀設計利用單刀雙擲開關、配諧電容及不同的極化電路，實現了靜態極化測量和動態極化測量的統一，或采用FFT算法(FastFourierTransformAlgorithm，快速傅氏變換算法)和CZT算法(ChirpZ-transform，線性調頻Z變換算法)相結合的測頻方法，利用FFT算法得到頻率粗略值，再由CZT算法進行頻譜細化，將傳統的時域測量轉換到頻域測量。但，第一個方法采用的是比較器和CPLD進行測量，沒有考慮對時鐘邊沿不同步的部分進行誤差補償；第二個方法采用的是傳統的硬件測量方法，因后期FID信號衰減到后期，信噪比過低，不可避免的會有計數誤差；第三個方法采用ADC+FFT+CZT的算法，消除了信噪比過低的計數誤差，卻也會因信號質量變差，影響測頻精度。
技術實現思路
有鑒于此，本技術的實施例提供了一種基于量化時延法提高動態核極化磁力儀FID信號測頻精度的電路。本技術的實施例提供一種基于量化時延法提高FID信號測頻精度的電路，包括動態核極化弱磁傳感器、高頻振蕩電路、信號調理電路、滯回比較器、晶振電路、FPGA數字測頻模塊(FieldProgrammableGateArray，現場可編程門陣列)、控制器和存儲單元，所述動態核極化弱磁傳感器的輸入端連接高頻振蕩電路，所述動態核極化弱磁傳感器的輸出端連接信號調理電路，所述信號調理電路連接滯回比較器，所述滯回比較器和晶振電路的輸出端均連接FPGA數字測頻模塊，所述FPGA數字測頻模塊連接控制器，所述控制器連接存儲單元。進一步，所述FPGA數字測頻模塊包括控制信號部分、計數部分和誤差補償部分。進一步，所述控制信號部分包括可編程分頻器和兩個D觸發器，所述可編程分頻器能夠根據實際測試情況調整分頻比。進一步，所述計數部分包括第一計數器和第二計數器。進一步，所述誤差補償部分包括兩個時間間隔測量單元，每一時間間隔測量單元均由若干單位延時單元、若干D觸發器和鎖存器構成，所述單位延時單元連接D觸發器，所述D觸發器連接鎖存器。進一步，所述存儲單元為U盤。與現有技術相比，本技術結構簡單，涉及巧妙；利用等精度測頻的原理，在FPGA數字測頻模塊中設計誤差補償部分，粗測和細測相結合，大幅度提高了測頻精度；量化時延法是基于時間內插延遲線技術，克服了模擬內插器硬件復雜、難于實現的缺陷，測量系統由數字電路構成，可集成于FPGA中，易于實現且可靠性高；能夠根據實際情況對相應的軟件搭接及芯片選擇作出調整，降低了改造成本。附圖說明圖1是本技術一種基于量化時延法提高FID信號測頻精度的電路一實施例的電路總體框圖。圖2是圖1中FPGA數字測頻模塊的電路圖。圖3是本技術一實施例的工作流程圖。圖4是本技術一實施例中采用的測頻方法的原理波形圖。具體實施方式為使本技術的目的、技術方案和優點更加清楚，下面將結合附圖對本技術實施方式作進一步地描述。請參考圖1，本技術的實施例提供了一種基于量化時延法提高FID信號測頻精度的電路，包括高頻振蕩電路1、動態核極化弱磁傳感器2、信號調理電路3、滯回比較器4、晶振電路5、FPGA數字測頻模塊6、控制器7和存儲單元8，在一實施例中，所述存儲單元為U盤，動態核極化弱磁傳感器2的輸入端連接高頻振蕩電路1，高頻振蕩電路1激勵動態核極化弱磁傳感器2產生FID信號，動態核極化弱磁傳感器2的輸出端連接信號調理電路3，信號調理電路3連接滯回比較器4，信號調理電路3調理動態核極化弱磁傳感器2輸出的FID信號，信號調理電路3對動態核極化弱磁傳感器2輸出的FID信號進行放大和濾波調理，并將調理后的FID信號輸入滯回比較器4，滯回比較器4和晶振電路5的輸出端均連接FPGA數字測頻模塊6，晶振電路5輸出時基信號，滯回比較器4對調理后的FID信號進行處理后輸出待測信號，FPGA數字測頻模塊6連接控制器7，控制器7連接存儲單元8，FPGA數字測頻模塊6對時基信號和待測信號進行處理，控制器7讀取FPGA數字測頻模塊6的處理結果，并計算FID信號的頻率，存儲單元8存儲計算結果。請參考圖2，FPGA數字測頻模塊6包括控制信號部分61、計數部分62和誤差補償部分63，控制信號部分61、計數部分62和誤差補償部分63相互連接。控制信號部分61包括可編程分頻器611和兩個D觸發器601，可編程分頻器611能夠根據實際測試情況調整分頻比。計數部分62包括第一計數器(CNT1)621和第二計數器(CNT2)622。誤差補償部分63包括兩時間間隔測量單元631，每一時間間隔測量單元631均由若干單位延時單元632、若干D觸發器601和鎖存器634構成，單位延時單元632連接D觸發器601，D觸發器601連接鎖存器634。請參考圖3，工作過程：(1)動態核極化弱磁傳感器2通過高頻振蕩電路1的激勵產生FID信號，高頻振蕩1電路產生射頻磁場，射頻磁場使動態核極化弱磁傳感器2中的電子自旋系統共振，動態核極化弱磁傳感器2內有自由基，通過自由基完成電子系統能量到質子系統能量的轉移，再將質子系統能量通過直流脈沖激勵以產生FID信號，FID信號輸入信號調理電路3，信號調理電路3對FID信號進行放大和濾波調理，并將調理后的信號輸入滯回比較器4，經過滯回比較器4的整形后得到待測信號；(2)晶振電路5輸出時基信號，將時基信號和步驟(1)得到的待測信號分別輸入FPGA數字測頻模塊6，所述FPGA數字測頻模塊6通過等精度測頻法對時基信號和待測信號進行處理；FPGA數字測頻模塊6的控制信號部分61將時基信號通過可編程分頻器611得到參考閘門信號，參考閘門信號通過一D觸發器601同步待測信號得到實際閘門信號，實際閘門信號通過另一D觸發器601同步時基信號得到時基閘門信號，時基閘門信號為控制信號；之后，計數部分62將時基信號和實際閘門信號送入第一計數器621中，由實際閘門信號脈沖上升沿之后的時基信號的第一個脈沖啟動第一計數器621計數，實際閘門信號下降沿之后的時基信號的脈沖關閉第一計數器621，得到時基信號脈沖的個數；將方波信號和實際閘門信號送入第二計數器622中，由實本文檔來自技高網...

【技術保護點】
一種基于量化時延法提高FID信號測頻精度的電路，其特征在于，包括動態核極化弱磁傳感器、高頻振蕩電路、信號調理電路、滯回比較器、晶振電路、FPGA數字測頻模塊、控制器和存儲單元，所述動態核極化弱磁傳感器的輸入端連接高頻振蕩電路，所述動態核極化弱磁傳感器的輸出端連接信號調理電路，所述信號調理電路連接滯回比較器，所述滯回比較器和晶振電路的輸出端均連接FPGA數字測頻模塊，所述FPGA數字測頻模塊連接控制器，所述控制器連接存儲單元。

【技術特征摘要】
1.一種基于量化時延法提高FID信號測頻精度的電路，其特征在于，包括動態核極化弱磁傳感器、高頻振蕩電路、信號調理電路、滯回比較器、晶振電路、FPGA數字測頻模塊、控制器和存儲單元，所述動態核極化弱磁傳感器的輸入端連接高頻振蕩電路，所述動態核極化弱磁傳感器的輸出端連接信號調理電路，所述信號調理電路連接滯回比較器，所述滯回比較器和晶振電路的輸出端均連接FPGA數字測頻模塊，所述FPGA數字測頻模塊連接控制器，所述控制器連接存儲單元。2.根據權利要求1所述的基于量化時延法提高FID信號測頻精度的電路，其特征在于，所述FPGA數字測頻模塊包括控制信號部分、計數部分和誤差補償部分。3.根據權利要求2所述的基于量...

【專利技術屬性】
技術研發人員：葛健，董浩斌，邱香域，劉歡，羅望，李晗，
申請(專利權)人：中國地質大學武漢，
類型：新型
國別省市：湖北,42