調制驅動輸出級電路制造技術

本實用新型專利技術提供了一種調制驅動輸出級電路，包括開關控制電路部分和電流產生電路部分。調制驅動輸出級電路接收一對差分輸入電壓并且輸出一對差分輸出電流。本實用新型專利技術提供的調制驅動輸出級電路能夠增大驅動器的電壓裕度。（*該技術在2024年保護過期，可自由使用*）

【技術實現步驟摘要】

【技術保護點】
一種調制驅動輸出級電路，包括開關控制電路部分（21）和電流產生電路部分（22），其特征在于，所述調制驅動輸出級電路用于接收一對差分輸入電壓（VIP、VIN）并輸出一對差分輸出電流（IOP、ION）；所述電流產生電路部分（21）包括第一晶體管（M1）、第二晶體管（M2）、第一基準電流源（IREF1）和第二基準電流源（IREF2），所述開關控制電路部分（21）包括第三晶體管（M3）、第四晶體管（M4）、第一反相器（INV1）和第二反相器（INV2）；所述第一晶體管（M1）的漏極通過所述第一基準電流源（IREF1）連接電源電壓（VDD），所述第二晶體管（M2）的漏極通過所述第二基準電流源（IREF2）連接電源電壓（VDD）；所述第三晶體管（M3）和所述第四晶體管（M4）的源極分別接地，所述第三晶體管（M3）的漏極連接于所述第一晶體管（M1）的源極，所述第四晶體管（M4）的漏極連接于所述第二晶體管（M2）的源極；所述一對差分輸入電壓中的第一差分電壓（VIP）通過所述第一反相器（INV1）輸入到所述第三晶體管（M3）的柵極，所述一對差分輸入電壓中的第二差分電壓（VIN）通過第二反相器（INV2）輸入到所述第四晶體管（M4）的柵極；所述第二晶體管（M2）的漏極輸出所述一對差分輸出電流中的第一差分電流（IOP）,所述第一晶體管（M1）的漏極輸出所述一對差分輸出電流中的第二差分電流（ION）；所述開關控制電路部分（22）還包括第五晶體管（M5）、第六晶體管（M6）、第三反相器（INV3）和第四反相器（INV4），所述第三反相器（INV3）的輸入端連接于所述第一反相器（INV1）的輸出端，所述第三反相器（INV3）的輸出端連接于所述第五晶體管（M5）的柵極，所述第四反相器（INV4）的輸入端連接于所述第二反相器（INV2）的輸出端，所述第四反相器（INV4）的輸出端連接于所述第六晶體管（M6）的柵極；所述電流產生電路部分（22）還包括第七晶體管（M7）、第八晶體管（M8）、第九晶體管（M9）、第十晶體管（M10）、第三基準電流源（IREF3）和第四基準電流源（IREF4）；所述第七晶體管（M7）的柵極連接于所述第三反相器（INV3）的輸出端，所述第七晶體管（M7）的漏極連接于所述第一晶體管（M1）的源極，所述第七晶體管（M7）的源極通過所述第三基準電流源（IREF3）接地；所述第八晶體管（M8）的柵極連接于所述第四反相器（INV4）的輸出端，所述第八晶體管（M8）的漏極連接于所述第二晶體管（M1）的源極，所述第八晶體管（M8）的源極通過所述第四基準電流源（IREF4）接地；所述第九晶體管（M9）的源極連接于所述第七晶體管（M7）的源極，所述第九晶體管（M9）的漏極連接于電源電壓（VDD）；所述第十晶體管（M10）的源極連接于所述第八晶體管（M8）的源極，所述第十晶體管（M10）的漏極連接于電源電壓（VDD）；所述第一晶體管（M1）、所述第二晶體管（M2）、所述第三晶體管（M3）和所述第四晶體管（M4）均為NMOS場效應管，所述第五晶體管（M5）與所述第六晶體管（M6）均為PMOS場效應管。...

【技術特征摘要】

【專利技術屬性】
技術研發人員：黃立，潘文光，馬成炎，
申請(專利權)人：嘉興禾潤電子科技有限公司，
類型：新型
國別省市：浙江;33