將摻雜劑注入到III族氮化物結構中的方法及形成的器件技術

一種方法包括在襯底上形成III-V族化合物層并且將主摻雜劑注入到III-V族化合物層以形成源極區和漏極區。方法進一步包括將V族物質注入到源極區和漏極區。一種半導體器件包括襯底和襯底上方的III-V族化合物層。半導體器件進一步包括III-V族層中的源極區和漏極區，其中，源極區和漏極區包括第一摻雜劑和第二摻雜劑，并且第二摻雜劑包括V族材料。本發明專利技術還提供了將摻雜劑注入到III族氮化物結構中的方法及形成的器件。

【技術實現步驟摘要】
【專利摘要】一種方法包括在襯底上形成III-V族化合物層并且將主摻雜劑注入到III-V族化合物層以形成源極區和漏極區。方法進一步包括將V族物質注入到源極區和漏極區。一種半導體器件包括襯底和襯底上方的III-V族化合物層。半導體器件進一步包括III-V族層中的源極區和漏極區，其中，源極區和漏極區包括第一摻雜劑和第二摻雜劑，并且第二摻雜劑包括V族材料。本專利技術還提供了將摻雜劑注入到III族氮化物結構中的方法及形成的器件?！緦＠f明】將摻雜劑注入到11 I族氮化物結構中的方法及形成的器件
本專利技術一般地涉及半導體
，更具體地，涉及一種半導體器件及其形成方法。
技術介紹
包括諸如氮化鎵的III族氮化物的半導體器件用于在高頻下工作或使用高工作電壓的器件中。III族氮化物也用于諸如發光二極管(LED)的光電子器件中。為了提高III族氮化物的導電性，硅或鎂注入到III族氮化物的源極區和漏極區中，并且使用退火工藝激活摻雜劑。注入工藝和退火工藝增加了 III族氮化物中的電荷載流子的數量。
技術實現思路
為了解決現有技術中所存在的缺陷，根據本專利技術的一方面，提供了一種形成半導體器件的方法，所述方法包括:在襯底上形成II1-V族化合物層；將主摻雜劑注入到所述II1-V族化合物層中以形成源極區和漏極區；以及將V族物質注入到所述源極區和所述漏極區中。該方法進一步包括:實施退火工藝以激活所述源極區和所述漏極區中的所述摻雜劑和所述V族物質的組合。在該方法中，實施所述退火工藝包括:在約800°C至約1，2000C的范圍內的溫度下實施所述退火工藝。在該方法中，注入所述主摻雜劑包括:注入硅、鎂、鈹、鈣、鋅、鍺或硫中的至少一種。在該方法中，注入所述V族物質包括:以所述主摻雜劑與所述V族物質的比率在約1,000: I至約10: I的范圍內來注入所述V族物質。該方法進一步包括:形成與所述源極區和所述漏極區電連接的源極接觸件和漏極接觸件。在該方法中，形成所述源極接觸件和所述漏極接觸件包括:形成與所述源極區和所述漏極區的歐姆接觸。該方法進一步包括:在所述源極區和所述漏極區上方形成保護層；以及在所述II1-V族化合物層上方形成柵極結構。在該方法中，在注入所述主摻雜劑之后，實施注入所述V族物質。在該方法中，注入所述主摻雜劑包括:將所述主摻雜劑注入到約5納米(nm)至約IOOnm的范圍內的深度。根據本專利技術的另一方面，提供了一種半導體器件，包括:襯底；II1-V族化合物層，位于所述襯底上方；源極區和漏極區，位于所述II1-V族層中，所述源極區和漏極區包括第一摻雜劑和第二摻雜劑，并且所述第二摻雜劑包括V族材料，其中，所述第一摻雜劑與所述第二摻雜劑的比率在約1,000: I至約10: I的范圍內。在該半導體器件中，所述源極區和漏極區的深度在約5納米(nm)至約IOOnm的范圍內。在該半導體器件中，所述II1-V族化合物層包括多層結構，所述多層結構包括:第一緩沖層，位于所述襯底上方；第二緩沖層，位于所述第一緩沖層上方；主化合物層，位于所述第二緩沖層上方；以及頂部化合物層，位于所述主化合物層上方。在該半導體器件中，所述第一緩沖層的晶體結構不同于所述襯底的晶體結構不同，并且所述第二緩沖層的晶體結構不同于所述第一緩沖層的晶體結構。在該半導體器件中，所述第一緩沖層包括氮化鋁(AlN)，所述第二緩沖層包括氮化鋁鎵(AlGaN)，所述主化合物層包括氮化鎵(GaN)，以及所述頂部化合物層包括鋁鎵氮化物(AlxGa1^xN)。在該半導體器件中，所述第一緩沖層的厚度在約20埃(人)至約100A的范圍內，所述第二緩沖層的厚度在約30人至約500A的范圍內，所述主化合物層的厚度在約I微米(μL?)至約?ο μ m的范圍內，以及所述頂部化合物層的厚度在約20人至約100人的范圍內。根據本專利技術的又一方面，提供了一種形成半導體器件的方法，所述方法包括:在襯底上方形成III族氮化物層；在所述III族氮化物層上方形成鈍化層；將主摻雜劑注入到所述III族氮化物層中以形成源極區和漏極區Jfv族物質注入到所述源極區和所述漏極區中；激活所述源極區和所述漏極區；在所述源極區和所述漏極區上方形成保護層；以及在所述III族氮化物層上方形成柵極結構。在該方法中，激活所述源極區和漏極區包括:在約800°C至約1，200°C的范圍內的溫度下實施所述退火工藝。在該方法中，注入所述V族物質包括:以所述主摻雜劑與所述V族物質的比率在約1,000: I至約10: I的范圍內來注入所述V族物質。在該方法中，形成所述柵極結構包括:在所述III族氮化物層上方形成柵極介電層；以及在所述柵極介電層上方形成柵電極層?！緦＠綀D】【附圖說明】在附圖中通過示例示出了一個或多個實施例，而不是進行限定，其中，在通篇描述中，具有相同參考標號的元件表示類似的元件。應該強調的是，根據工業中的標準實踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，附圖中各種部件的尺寸可以被任意增加或減少。圖1是根據一個或多個實施例形成半導體器件的方法的流程圖；以及圖2A至圖2G是根據一個或多個實施例使用圖1的方法所形成的半導體器件的截面圖?！揪唧w實施方式】為了實施本專利技術的不同部件，以下公開內容提供了許多不同的實施例或示例。以下描述元件和布置的特定示例以簡化本專利技術。這些僅僅是示例并不打算限定。 圖1是根據一個或多個實施例形成半導體器件的方法100的流程圖。在操作102中，在襯底上方形成II1-V族層。在一些實施例中，II1-V族層包括III族氮化物層。在一些實施例中，通過外延工藝生長III族氮化物層。在一些實施例中，外延工藝是分子束外延工藝。在一些實施例中，通過金屬有機物化學汽相沉積(MOCVD)來形成III族氮化物層。在一些實施例中，通過形成介于主III族氮化物層和襯底之間的至少一個緩沖層來形成III族氮化物層。在一些實施例中，形成氮化物層以在主III族氮化物層上方具有頂部III族氮化物層。圖2A是根據一個或多個實施例在操作102之后的半導體器件200的截面圖。在襯底202上方形成II1-V族層204。II1-V族層204也被稱為III族氮化物層204。III族氮化物層204包括多層結構。III族氮化物層204包括:位于襯底202上方的第一緩沖層206、位于第一緩沖層上方的第二緩沖層208、位于第二緩沖層上方的主III族氮化物層210以及位于主III族氮化物層上方的頂部III族氮化物層212。在一些實施例中，III族氮化物層204僅包括一個緩沖層。在一些實施例中，省略頂部III族氮化物層212。在一些實施例中，襯底202包括:元素半導體，包括晶體或多晶結構的硅或鍺；化合物半導體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和銻化銦；合金半導體，包括SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP 和 GaInAsP ;任何其他合適的材料；或者它們的組合。在一些實施例中，合金半導體襯底具有階梯式SiGe部件，其中，Si和Ge的組分從階梯式SiGe部件的一個位置處的一種比率改變為另一個位置處的另一種比率。在一些實施例中，在硅襯底上方形成合金SiGe。在一些實施例中，襯底202是應變本文檔來自技高網...

【技術保護點】
一種形成半導體器件的方法，所述方法包括：在襯底上形成III?V族化合物層；將主摻雜劑注入到所述III?V族化合物層中以形成源極區和漏極區；以及將V族物質注入到所述源極區和所述漏極區中。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：邱漢欽，江振豪，陳祈銘，喻中一，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：中國臺灣;71