用于3D封裝的電壓調(diào)節(jié)以及制造其的方法技術(shù)

本文公開了用于在使用用于層間芯片互連的TSV的3D存儲(chǔ)多芯片封裝中的從芯片當(dāng)中有效地調(diào)節(jié)功率的結(jié)構(gòu)和相關(guān)過程。所公開的技術(shù)使用在一個(gè)或多個(gè)從芯片上的單獨(dú)的電壓調(diào)節(jié)器用于內(nèi)部電壓（例如字線驅(qū)動(dòng)器電壓（VPP）、反向偏壓（VBB）、數(shù)據(jù)線電壓（VDL）和位線預(yù)充電電壓/單元板電壓（VBLP/VPL））的準(zhǔn)確的電平控制。使用在一個(gè)或多個(gè)從芯片上的調(diào)節(jié)器不僅允許在一般存儲(chǔ)器堆疊操作期間的功率電平的精確調(diào)節(jié)，而且提供對例如由制造工藝變化而引起的功率電平的小變化的容許量。而且，與在多芯片封裝的每個(gè)芯片上提供完整功率發(fā)生器的技術(shù)比較，更少的芯片有效面積被使用。

【技術(shù)實(shí)現(xiàn)步驟摘要】
【國外來華專利技術(shù)】
本公開通常涉及3D堆疊芯片，且更具體地涉及在3D堆疊多芯片封裝內(nèi)的電壓控制和調(diào)節(jié)以及制造這樣的3D堆疊多芯片封裝的相關(guān)方法。
技術(shù)介紹
移動(dòng)消費(fèi)電子設(shè)備（僅舉幾個(gè)例子，例如蜂窩電話、筆記本計(jì)算機(jī)、個(gè)人數(shù)字助理（PDA）和MP3播放器）的出現(xiàn)增加了對緊湊高性能存儲(chǔ)裝置的需求。在很多方面中，半導(dǎo)體存儲(chǔ)裝置的現(xiàn)代發(fā)展可被視為使用最小可能的裝置以規(guī)定的操作速度提供最大數(shù)量的數(shù)據(jù)位的過程。在這個(gè)背景下，術(shù)語“最小的”通常表示在“橫向”X/Y平面（例如由印刷電路板或模塊板的主要表面限定的平面）中由存儲(chǔ)裝置占據(jù)的最小區(qū)域。不意外地，由存儲(chǔ)裝置占據(jù)的容許的橫向區(qū)域的限制啟發(fā)存儲(chǔ)裝置設(shè)計(jì)者垂直地集成其裝置的數(shù)據(jù)存儲(chǔ)容量。因此，很多年來，可能相鄰于彼此而布置在橫向平面中的多個(gè)存儲(chǔ)裝置替代地在相對于橫向X/Y平面的垂直Z平面中垂直堆疊，一個(gè)在另一個(gè)的頂部。在所謂的“硅通孔（TSV）”的制造中的最近發(fā)展促成了朝著垂直堆疊半導(dǎo)體存儲(chǔ)裝置的趨勢。TSV是芯片間連接元件，其基本（如果不是完全）穿過基片，并且被完全包含在堆疊的基片的外圍之內(nèi)。TSV與沿堆疊的存儲(chǔ)裝置的外部邊緣延伸的垂直連接元件不同，并且在很大程度上取代了該垂直連接元件。傳統(tǒng)地，需要這樣的外部接線（即，在外圍上布置的接線）來可操作地連接堆疊的裝置。但該接線增加了由堆疊的裝置所占用的總的橫向面積，并且通常需要在堆疊中的相鄰基片之間插入層。由于TVS垂直向上穿過基片，因此除了由堆疊中的最大基片的外圍限定的橫向面積，不需要額外的橫向面積。此外，TSV會(huì)縮短通過裝置的堆疊的某些關(guān)鍵信號路徑的總長度，因此有助于加快操作速度。堆疊的半導(dǎo)體存儲(chǔ)裝置是一種類型的三維（3D）集成電路。也就是說，從其它系統(tǒng)部件（例如存儲(chǔ)控制器）的觀點(diǎn)看，3D存儲(chǔ)設(shè)備起整體存儲(chǔ)裝置的作用。數(shù)據(jù)寫和數(shù)據(jù)讀操作由3D存儲(chǔ)裝置處理，以便以通常可應(yīng)用于非堆疊（即，單基片）存儲(chǔ)裝置的方式存儲(chǔ)寫數(shù)據(jù)或取回讀數(shù)據(jù)。然而，與非堆疊存儲(chǔ)裝置比較，3D存儲(chǔ)設(shè)備能夠在每單位橫向表面積存儲(chǔ)和提供更大量的數(shù)據(jù)。因此，通過TSV或類似的堆疊制造工藝的使用，使用多個(gè)垂直堆疊的基片或芯片實(shí)現(xiàn)的存儲(chǔ)（和其它）設(shè)備能夠使用具有相對小的橫向表面積覆蓋區(qū)的單個(gè)集成電路來存儲(chǔ)和提供大量數(shù)據(jù)。然而，來自3D存儲(chǔ)設(shè)備的數(shù)據(jù)的表面積有效存儲(chǔ)和取回對存儲(chǔ)設(shè)備和系統(tǒng)設(shè)計(jì)者提出了很多相關(guān)挑戰(zhàn)。現(xiàn)在考慮圖1所示的傳統(tǒng)單層動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）10。DRAM存儲(chǔ)單元陣列12包括與行和列信號線的矩陣相關(guān)布置的大量單獨(dú)的存儲(chǔ)單元。每個(gè)存儲(chǔ)單元能夠響應(yīng)于寫命令而存儲(chǔ)寫數(shù)據(jù)，并響應(yīng)于從外部裝置（未示出）例如存儲(chǔ)控制器或處理器接收的讀命令而提供讀數(shù)據(jù)。讀/寫命令導(dǎo)致某些控制信號（例如行地址、列地址、使能信號等）的產(chǎn)生，這些控制信號連同某些控制電壓一起通過相關(guān)的外圍裝置（例如行解碼器11和列解碼器13）施加到存儲(chǔ)單元陣列12。在寫操作期間，寫數(shù)據(jù)（即，打算存儲(chǔ)在存儲(chǔ)單元陣列12中的數(shù)據(jù)）從外部電路（例如外部存儲(chǔ)器、外部輸入裝置、處理器、存儲(chǔ)控制器、存儲(chǔ)開關(guān)等）傳遞到外圍塊15的數(shù)據(jù)寄存器15-4。一旦存儲(chǔ)在數(shù)據(jù)寄存器15-4中，寫數(shù)據(jù)就可通過常規(guī)結(jié)構(gòu)和技術(shù)被寫到存儲(chǔ)單元陣列12，常規(guī)結(jié)構(gòu)和技術(shù)可包括例如感測放大器和寫驅(qū)動(dòng)器電路14。在讀操作期間，所施加的控制電壓以及行解碼器11和列解碼器13的控制信號輸出通常協(xié)作來識別和選擇存儲(chǔ)單元陣列12中的一個(gè)或多個(gè)存儲(chǔ)單元，并促成提供用于指示存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)的值的信號。產(chǎn)生的“讀數(shù)據(jù)”一般通過讀感測放大器14傳遞以存儲(chǔ)在數(shù)據(jù)寄存器15-4中。存儲(chǔ)在數(shù)據(jù)寄存器15-4中的讀數(shù)據(jù)可隨后在讀控制電路15-1的控制下被提供到外部電路。現(xiàn)在共同來看圖2a和2b，示例性的基于TSV的3D堆疊存儲(chǔ)芯片20被示出，其一般由多個(gè)從芯片21和主芯片22以及底層基片23組成。還示出穿過各種芯片并使用TSV焊盤25互連的TSV24。3D?TSV存儲(chǔ)器20的這個(gè)示例性實(shí)施方式需要對從芯片21和主芯片22的不同的芯片設(shè)計(jì)。具體地，主芯片22不需要任何特定的邏輯塊來測試存儲(chǔ)單元陣列；然而，從芯片21需要額外的邏輯塊26來測試存儲(chǔ)單元并將存儲(chǔ)單元分類為合格和不合格。此外，主芯片22具有通過封裝球或管腳在外部連接的I/O接口27，并且還包括所有DRAM操作相關(guān)邏輯塊28，例如寫/讀控制邏輯、刷新控制和內(nèi)部電源（例如VBB、VPP、VBLP、VPLT、VDL等）。這些內(nèi)部電源需要被調(diào)節(jié)以得到正確的電壓電平，而不管工藝電壓溫度（PVT）條件或影響性能的任何其它條件可能是什么。因此，在本領(lǐng)域中所需要的是不會(huì)受到存在于傳統(tǒng)方法中的缺陷影響的用于在3D堆疊多芯片封裝中的從芯片當(dāng)中有效地調(diào)節(jié)功率的技術(shù)和相關(guān)結(jié)構(gòu)。所公開的原理提供這樣的解決方案，如在下面詳細(xì)討論的。
技術(shù)實(shí)現(xiàn)思路
所公開的原理提供了用于在3D堆疊多芯片封裝（例如使用TSV的3DDRAM存儲(chǔ)器堆疊）中的從芯片當(dāng)中有效地調(diào)節(jié)功率的結(jié)構(gòu)和相關(guān)過程。具體地，如果多芯片封裝是多芯片存儲(chǔ)器封裝，則所公開的技術(shù)使用在大部分或全部從芯片上的單獨(dú)的電壓調(diào)節(jié)器用于內(nèi)部電壓（例如字線驅(qū)動(dòng)器電壓（VPP）、反向偏壓（VBB）、數(shù)據(jù)線電壓（VDL）和位線預(yù)充電電壓/單元板電壓（VBLP/VPL））的準(zhǔn)確的電平控制。在大部分或全部從芯片上使用調(diào)節(jié)器不僅允許在一般存儲(chǔ)器堆疊操作期間的功率電平的精確調(diào)節(jié)，而且提供對例如由制造工藝變化而引起的功率電平中的小變化的容許量。相反，如果在3D存儲(chǔ)器堆疊中的各個(gè)層當(dāng)中存在明顯的工藝變化，則使用來自主芯片的功率調(diào)節(jié)的傳統(tǒng)方法沒有小電壓電平容許量。此外，在沒有單獨(dú)的從芯片調(diào)節(jié)電路的情況下，當(dāng)更多的堆疊的存儲(chǔ)芯片被附接時(shí)，功率電平變化可能變得更高。然而，所公開的技術(shù)還允許在從芯片上的有效功率電平調(diào)節(jié)，即使堆疊的從芯片的數(shù)量增加了。在一個(gè)方面中，公開了3D堆疊多芯片封裝。在一個(gè)示例性實(shí)施方式中，這樣的多芯片封裝包括主芯片和一個(gè)或多個(gè)從芯片。在這樣的實(shí)施方式中，一個(gè)或多個(gè)從芯片與主芯片堆疊在一起并使用芯片互連（例如硅通孔（TSV））電耦合到主芯片。此外在這樣的實(shí)施方式中，多芯片封裝包括位于主芯片上并配置成產(chǎn)生初始內(nèi)部供應(yīng)電壓的內(nèi)部供應(yīng)電壓發(fā)生器。這個(gè)初始內(nèi)部供應(yīng)電壓使用芯片互連被發(fā)送到一個(gè)或多個(gè)從芯片。此外，多芯片封裝可包括位于所述一個(gè)或多個(gè)從芯片中的至少一個(gè)從芯片和所述主芯片中的每個(gè)上本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種多芯片封裝，包括：主芯片和與所述主芯片堆疊在一起并電耦合到所述主芯片的一個(gè)或多個(gè)從芯片；內(nèi)部供應(yīng)電壓發(fā)生器，其位于所述主芯片上并配置用于產(chǎn)生初始內(nèi)部供應(yīng)電壓,該初始內(nèi)部供應(yīng)電壓被使用芯片互連發(fā)送到所述一個(gè)或多個(gè)從芯片；以及電壓調(diào)節(jié)器，其位于所述一個(gè)或多個(gè)從芯片中的至少一個(gè)從芯片和所述主芯片中的每個(gè)上，每個(gè)電壓調(diào)節(jié)器配置用于將所述初始內(nèi)部供應(yīng)電壓轉(zhuǎn)換成用于在所述一個(gè)或多個(gè)從芯片中的所述至少一個(gè)從芯片和所述主芯片中的每個(gè)上使用的最終內(nèi)部供應(yīng)電壓。

【技術(shù)特征摘要】
【國外來華專利技術(shù)】2011.09.19 US 13/236,3811.一種多芯片封裝，包括：
主芯片和與所述主芯片堆疊在一起并電耦合到所述主芯片的一個(gè)或多
個(gè)從芯片；
內(nèi)部供應(yīng)電壓發(fā)生器，其位于所述主芯片上并配置用于產(chǎn)生初始內(nèi)部供
應(yīng)電壓,該初始內(nèi)部供應(yīng)電壓被使用芯片互連發(fā)送到所述一個(gè)或多個(gè)從芯
片；以及
電壓調(diào)節(jié)器，其位于所述一個(gè)或多個(gè)從芯片中的至少一個(gè)從芯片和所述
主芯片中的每個(gè)上，每個(gè)電壓調(diào)節(jié)器配置用于將所述初始內(nèi)部供應(yīng)電壓轉(zhuǎn)換
成用于在所述一個(gè)或多個(gè)從芯片中的所述至少一個(gè)從芯片和所述主芯片中
的每個(gè)上使用的最終內(nèi)部供應(yīng)電壓。
2.如權(quán)利要求1所述的多芯片封裝，其中在所述一個(gè)或多個(gè)從芯片中
的至少一個(gè)從芯片和所述主芯片中的每個(gè)上的所述電壓調(diào)節(jié)器配置用于逐
漸降低所述初始內(nèi)部供應(yīng)電壓以產(chǎn)生所述最終內(nèi)部供應(yīng)電壓。
3.如權(quán)利要求2所述的多芯片封裝，其中所述內(nèi)部供應(yīng)電壓發(fā)生器包
括電荷泵電路以產(chǎn)生所述初始內(nèi)部供應(yīng)電壓。
4.如權(quán)利要求2所述的多芯片封裝，其中每個(gè)所述電壓調(diào)節(jié)器包括電
壓向下轉(zhuǎn)換器和電壓驅(qū)動(dòng)器。
5.如權(quán)利要求1所述的多芯片封裝，其中所述內(nèi)部供應(yīng)電壓發(fā)生器包
括包含分壓器的分壓轉(zhuǎn)換器和用于比較來自所述分壓器的電壓與參考電壓
的負(fù)反饋比較器。
6.如權(quán)利要求1所述的多芯片封裝，還包括在所述主芯片上的反向偏
壓發(fā)生器，其中所述反向偏壓發(fā)生器包括配置用于活動(dòng)模式操作的快周期振
蕩器電路和配置用于待機(jī)模式操作的慢周期振蕩器電路。
7.如權(quán)利要求6所述的多芯片封裝，還包括在所述一個(gè)或多個(gè)從芯片
中的至少一個(gè)從芯片和所述主芯片中的每個(gè)上的反向偏壓調(diào)節(jié)器，其中每個(gè)
反向偏壓調(diào)節(jié)器包括配置用于待機(jī)模式操作的慢周期振蕩器。
8.如權(quán)利要求1所述的多芯片封裝，還包括在所述一個(gè)或多個(gè)從芯片
中的至少一個(gè)從芯片和所述主芯片中的每個(gè)上的用于產(chǎn)生位線預(yù)充電電壓/

\t單元板電壓的位線預(yù)充電電壓/單元板電壓發(fā)生器。
9.一種用于電壓調(diào)節(jié)的方法，所述方法包括：
提供包括主芯片和一個(gè)或多個(gè)從芯片的多芯片封裝；
在所述主芯片上產(chǎn)生初始內(nèi)部供應(yīng)電壓；
將所述初始內(nèi)部供應(yīng)電壓傳輸?shù)剿鲆粋€(gè)或多個(gè)從芯片中的至少一個(gè)
從芯片，所述一個(gè)或多個(gè)從芯片與所述主芯片堆疊在一起并使用芯片互連電
耦合到所述主芯片；以及
將所述一個(gè)或多個(gè)從芯片中的所述至少一個(gè)從芯片和所述主芯片中的
每個(gè)上的所述初始內(nèi)部供應(yīng)電壓轉(zhuǎn)換成用于在所述一個(gè)或多個(gè)從芯片中的
所述至少一個(gè)從芯片和所述主芯片中的每個(gè)上使用的最終內(nèi)部供應(yīng)電壓。
10.如權(quán)利要求9所述的方法，其中轉(zhuǎn)換所述初始內(nèi)部供應(yīng)電壓包括逐
漸降低在所述一個(gè)或多個(gè)從芯片中的所述至少一個(gè)從芯片和所述主芯片中
的每個(gè)上的所述初始內(nèi)部供應(yīng)電壓以產(chǎn)生所述最終內(nèi)部供應(yīng)電壓。
11.如權(quán)利要求9所述的方法，其中產(chǎn)生所述初始內(nèi)部供應(yīng)電壓包括使
用所述主芯片上的電荷泵電路；以及
其中，逐漸降低所述初始內(nèi)部供應(yīng)電壓包括使用在所述一個(gè)或多個(gè)從芯
片中的所述至少一個(gè)從芯片和所述主芯片中的每個(gè)上的電壓調(diào)節(jié)器，每個(gè)電
壓調(diào)節(jié)器包括電壓向下轉(zhuǎn)換器和電壓驅(qū)動(dòng)器。
12.如權(quán)利要求9所述的方法，其中產(chǎn)生所述初始內(nèi)部供應(yīng)電壓包括使
用包含分壓器的分壓轉(zhuǎn)換器和用于比較來自所述分壓器的電壓與參考電壓
的負(fù)反饋比較器產(chǎn)生所述初始內(nèi)部供應(yīng)電壓，并且其中，產(chǎn)生所述最終內(nèi)部
供應(yīng)電壓包括使用用于比較所述最終內(nèi)部供應(yīng)電壓與所述初始內(nèi)部供應(yīng)電
壓的負(fù)反饋比較器。
13.如權(quán)利要求9所述的方法，還包括在所述主芯片上產(chǎn)生配置用于活
動(dòng)模式操作的反向偏壓和用于待機(jī)模式操作的反向偏壓。
14.如權(quán)利要求13所述的方法，還包括在所述一個(gè)或多個(gè)從芯片中的
至少一個(gè)從芯片上產(chǎn)生用于待機(jī)模式操作的反向偏壓。
15.如權(quán)利要求9所述的方法，還包括在所述一個(gè)或多個(gè)從芯片中的至
少一個(gè)從芯片和所述主芯片中的每個(gè)上產(chǎn)生位線預(yù)充電電壓/單元板電壓。
16.一種多芯片封裝，包括：
包含存儲(chǔ)裝置的主芯片和與所述主芯片堆疊在一起并電耦合到所述主
芯片的包含存儲(chǔ)裝置的一個(gè)或多個(gè)從芯片；
位于所述主芯片上并配置用于產(chǎn)生初始字線驅(qū)動(dòng)器電壓的初始字線驅(qū)
動(dòng)器電壓發(fā)生器以及位于所述一個(gè)或多個(gè)從芯片中...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：潘弘柏，
申請(專利權(quán))人：莫塞德技術(shù)公司，
類型：發(fā)明
國別省市：加拿大;CA