溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術詳細信息。

本發明公開了一種適用于PSOC設計的嵌入式可編程邏輯陣列IP核結構，所述可編程邏輯陣列IP核包括多個可編程邏輯陣列塊BLK、互連網絡、時鐘管理模塊DCM、輸入輸出端口以及配置接口。本發明還公開了一種基于所述IP核的系統集成方法。本發明通過軟...
該專利屬于中國科學院電子學研究所所有，僅供學習研究參考，未經過中國科學院電子學研究所授權不得商用。

詳細技術文檔下載地址

溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術詳細信息。