溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術詳細信息。
本發明提供了一種多片高速ADC芯片的同步方法及裝置，相應的方法包括將輸入的時鐘信號經過一分若干路的差分時鐘緩沖器，產生若干路同頻同相的差分時鐘，并且差分時鐘的路數比ADC芯片的數量多一個；將一路差分時鐘作為一片D觸發器的數據鎖存時鐘，將剩余...該專利屬于北京華力創通科技股份有限公司所有，僅供學習研究參考，未經過北京華力創通科技股份有限公司授權不得商用。
溫馨提示：您尚未登錄，請點 登陸 后下載，如果您還沒有賬戶請點 注冊 ，登陸完成后，請刷新本頁查看技術詳細信息。
本發明提供了一種多片高速ADC芯片的同步方法及裝置，相應的方法包括將輸入的時鐘信號經過一分若干路的差分時鐘緩沖器，產生若干路同頻同相的差分時鐘，并且差分時鐘的路數比ADC芯片的數量多一個；將一路差分時鐘作為一片D觸發器的數據鎖存時鐘，將剩余...