一種電源和接口可配置的輸入輸出緩沖器制造技術

一種電源和接口可配置的輸入/輸出緩沖器，包括一個雙向結點、一個輸出級、一個輸入級以及一個控制電路。輸出級具有一個第一N溝道晶體管，其耦合在雙向結點和電源結點之間以上拉雙向結點；并且具有第一和第二P溝道晶體管，其耦合到雙向結點和電源結點之間以上拉雙向結點。輸入級具有一個第一反相器極，其耦合到雙向結點和第一中間結點之間；并且具有一個第二反相器極，其耦合到雙向結點和第二中間結點之間。

【技術實現(xiàn)步驟摘要】
—種電源和接口可配置的輸入輸出緩沖器
:本專利技術涉及到輸入/輸出(I/O)緩沖器，更具體地，涉及電源和接口可配置的輸入/輸出緩沖器。
技術介紹
:一個輸入和/或輸出緩沖器通常用于連接集成電路(IC)芯片內(nèi)部和芯片的外部設備。具體而言，一個輸出緩沖器用于傳輸內(nèi)部產(chǎn)生的信號給所述IC芯片的封裝引腳，使該信號能夠傳輸?shù)揭粋€外部設備。一個輸入緩沖器用來傳輸外部設備產(chǎn)生的信號，并且由在內(nèi)部使用的IC芯片封裝引腳接收。緩沖器的輸入和輸出使用相同的結點，例如一個IC單封裝引腳，一般稱為一個輸入/輸出(I/o)緩沖器(或簡單地說，一個I/O)。I/O的一個應用是用于連接外部存儲器和DRAM控制器。在此應用中，結合使用高速、低過沖/下沖、穩(wěn)定噪聲容限的技術是目標的設計規(guī)范。一般情況下，相對于一個I/o的輸出部分，在一個標準的圖騰柱輸出設計中，從低到高和高到低的邊沿的傳輸速率的增加會導致過沖和下沖增加的缺點。在具有兩個不同的電源水平的I/o設計中，例如電源電壓為5V和3.3V，電源電壓從5V降低到3.3V會產(chǎn)生另外的不良現(xiàn)象。具體而言，輸入緩沖器的TTL (晶體管-晶體管邏輯)的觸發(fā)點，在標準的輸入結構中由于電源電壓的降低向下漂移，并且輸出緩沖器的傳輸速度退化。因此，使一個I/O架構具有高速、低過沖/下沖和一個穩(wěn)定的最小化的噪聲容限的特性是必要的，并且要克服上述的缺點。
技術實現(xiàn)思路
:本專利技術提供了一個緩沖器電路，該電路包括一個輸出節(jié)點、耦合在輸出結點和電源結點之間以上拉輸出結點的第一 N溝道晶體管、耦合在輸出結點和電源結點之間以上拉輸出結點的第一 P溝道晶體管、以及耦合在輸出結點和電源結點之間以上拉輸出結點的第二 P溝道晶體管。在電源結點存在一個第一電源時，控制電路禁用所述的第一和第二 P溝道晶體管，而使能第一 N溝道晶體管。在電源結點存在一個第二電源時，控制電路使能第一和第二 P溝道晶體管。本專利技術還提供了一個緩沖電路，該電路包括一個主輸入結點、以及第一和第二中間結點。第一反相器級的輸入結點稱合到主輸入結點，而輸出結點稱合到第一中間結點。第一N溝道晶體管耦合在第一中間結點和接地結點之間。第二反相器級的輸入結點耦合到主輸入節(jié)點，而輸出結點耦合到第二中間結點。第二N溝道晶體管耦合在第二中間結點和接地結點之間。控制電路耦合到所述的第一和第二反相器級以及第一和第二N溝道晶體管。所述的控制電路，在第一模式下使能第二反相器級，并關斷第二 N溝道晶體管；在第二模式下使能第一反相器級，并關斷第一 N溝道晶體管。本專利技術的技術解決方案:為更好地理解本專利技術的特征和優(yōu)點，可以參考下面的詳細描述和附圖，其中闡明了利用本專利技術原理的一個說明性實例。對比專利文獻:CN202872354U電流緩沖器201220577655.1【附圖說明】:圖1是一個示出根據(jù)本專利技術原則的一個I/O緩沖器的框圖。圖2是一個示出如圖1所示的I/O緩沖器的操作真值表。圖3是一個示出圖1的輸出緩沖器的原理示意圖。圖4是一個示出圖1的輸入緩沖器的原理示意圖。【具體實施方式】:參照圖1，其示出了根據(jù)本專利技術原則的一個I/O緩沖器20。I/O緩沖器20集成在IC芯片22內(nèi)部，并且使用DIN/0UT引腳提供數(shù)據(jù)的輸入和輸出。I/O緩沖器20包括一個輸出緩沖器24和一個輸入緩沖器26。然而，應當理解的是，可以使用輸出緩沖器24和輸入緩沖器26，以形成雙向I/O緩沖器20 ;或者分別使用輸出緩沖器24和輸入緩沖器26，以形成單向的輸出和輸入緩沖器。為了克服上述缺點，I/O緩沖器20中的輸出緩沖器24的驅(qū)動特性是可配置的。此夕卜，在輸入緩沖器26中的器件(例如，晶體管)的大小也是可配置的，以用于調(diào)整混合電源設計中的工作電源電壓的變化。參照圖2，I/O緩沖器20配置為輸出模式，通過設置使能信號EN為“I”(S卩，邏輯高電平)；輸入模式，通過設置使能信號EN為“O”(S卩，邏輯低電平)。在輸入模式下，開啟輸入緩沖器26，并禁用輸出緩沖器24。數(shù)據(jù)由IC芯片22上的引腳DIN/0UT來接收。引腳DIN/0UT耦合到輸入緩沖器26的輸入DIN。輸入緩沖器26通過引腳DIN2將數(shù)據(jù)發(fā)送到IC芯片22的其余部分。在輸出模式下，使能輸出緩沖器24，而輸入緩沖器26保持啟用，但對操作無影響。具體而言，由IC芯片22的內(nèi)部產(chǎn)生的數(shù)據(jù)傳輸?shù)紻0UT1。輸出緩沖器24通過D0UT2將數(shù)據(jù)發(fā)送到封裝引腳的DIN/0UT。同時，D0UT2上的數(shù)據(jù)也將通過輸入緩沖器26發(fā)送到DIN2，但是對操作沒有影響，這是因為在IC芯片22使用引腳DIN/0UT作為輸出。I/O緩沖器20可以配置為工作在5V TTL電平，其通過設置THREE信號為“O”(即，邏輯低)，且DRVCON信號為“O”完成。當工作在TTL電平時，輸出緩沖器24將不會上拉D0UT2為高電平。I/O緩沖器20可以配置為工作在5V CMOS電平，通過設置THREE信號為“O”(S卩，邏輯低)，同時DRVCON信號為“I”(即，邏輯高)完成。當工作在CMOS電平，輸出緩沖器24上拉D0UT2為高電平。I/O緩沖器20可以配置為工作在3.3V CMOS電平，通過設置THREE信號為“I”完成。當工作在3.3伏時，DRVCON信號對操作沒有任何影響。這種工作模式也可以用于3.3V TTL0參照圖3，其示出了輸出緩沖器24的詳細原理圖。輸出緩沖器24使用一個N溝道上拉晶體管Ml來工作在標準的TTL5V電平。晶體管Ml由一個電壓穩(wěn)壓器28 (或者壓擺率控制電路28)來控制，并且穩(wěn)壓器和控制電路在延遲鏈內(nèi)全導通。對于工作在3.3V的狀態(tài)，兩個P溝道晶體管M2和M3同樣使用上拉的方式。首先晶體管M2導通，然后在由反相器30、32和34產(chǎn)生的延遲后，晶體管M3導通。晶體管M2和M3也可以用在5V的工作狀態(tài)，以符合CMOS電平。但是，得到5VTTL的方法(B卩，使用上拉晶體管Ml)在速度和限制過沖和電源跳變方面具有優(yōu)勢。對于3.3V和5V的操作狀態(tài)，會使用相同的下拉方法。具體而言，一個N溝道晶體管M4立即打開，然后另一個N溝道型晶體管M5通過反饋從而導通。應當理解的是，然而，有許多不同的下拉方法可用于本專利技術，而使用晶體管M4和M5只是其中的一個例子。參照圖4，其示出了輸入緩沖器26的詳細原理圖。數(shù)據(jù)在DINl接收，而在DIN2輸出。輸入緩沖器26的最后一級是一個NOR門30。輸入緩沖器26中的第一級可以選擇工作在5V或者是3.3V。具體地，當THREE信號為“I”時，該電路配置為工作在3.3V，P溝道晶體管M6允許DINl為低時P溝道晶體管M7導通。N溝道晶體管M13關斷。此外，P溝道晶體管M9關斷，以防止DINl為低時P溝道晶體管MlO導通電流。N溝道晶體管M12導通。N溝道晶體管M8和Mll將打開，并在DINl為高時下拉漏極為低。因此，NOR門30的一個輸入端由圖騰柱電路中的晶體管M7和M8驅(qū)動,NOR門30的另一輸入端由漏極開路結構的晶體管M12下拉。用于上拉的晶體管M7和M8的大小設置到一個觸發(fā)點，用于理想的3.3V的工作狀態(tài)。另一方面，當THREE信號為“O”時，該電路配置為工作在5V，晶體管M7將不會傳導電流，而晶體管M13導通，晶體管MlO打開，晶體本文檔來自技高網(wǎng)...

【技術保護點】
一種電源和接口可配置的輸入輸出緩沖器，其特征是：一個輸入輸出緩沖器包括：一個雙向結點；一個輸出級，其具有一個第一N溝道晶體管耦合在雙向結點和電源結點之間以上拉雙向結點；并且具有第一和第二P溝道晶體管，其耦合到雙向結點和電源結點之間以上拉雙向結點；一個輸入級，其具有一個第一反相器極耦合在雙向結點和第一中間結點之間、一個第二反相器極耦合在雙向結點和第二中間結點之間，輸入級還具有一個第二N溝道晶體管耦合到第一中間結點和接地結點之間以及第三N溝道晶體管耦合到第二中間結點和接地結點之間；一個控制電路，其耦合到輸出級和輸入級，在輸出模式使能輸出級，而在輸入模式禁止輸出級，并且控制電路具有一個第一結點，該結點在電源結點存在一個第一電壓源時禁用第一和第二P溝道晶體管而使能第一N溝道晶體管，并且使能第二反相器的階段和關斷第三N溝道晶體管。

【技術特征摘要】
1.一種電源和接口可配置的輸入輸出緩沖器，其特征是:一個輸入輸出緩沖器包括:一個雙向結點；一個輸出級，其具有一個第一 N溝道晶體管耦合在雙向結點和電源結點之間以上拉雙向結點；并且具有第一和第二 P溝道晶體管，其耦合到雙向結點和電源結點之間以上拉雙向結點；一個輸入級，其具有一個第一反相器極耦合在雙向結點和第一中間結點之間、一個第二反相器極耦合在雙向結點和第二中間結點之間，輸入級還具有一個第二 N溝道晶體管耦合到第一中間結點和接地結點之間以及第三N溝道晶體管耦合到第二中間結點和接地結點之間；一個控制電路，其耦合到輸出級和輸入級，在輸出模式使能輸出級，而在輸入模式禁...

【專利技術屬性】
技術研發(fā)人員：不公告發(fā)明人，
申請(專利權)人：蘇州貝克微電子有限公司，
類型：發(fā)明
國別省市：