去耦電容器及其布局制造技術

本發明專利技術涉及去耦電容器及其布局。其中，一種器件，包括具有第一摻雜類型的第一和第二注入區域的半導體襯底。將柵極絕緣層和柵電極提供到在第一和第二注入區域之間的電阻區域的上面。第一介電層在第一注入區域上。提供接觸結構，包括與柵電極導電接觸的第一接觸部分，至少部分該第一接觸部分直接在柵電極上。第二接觸的部分直接接觸第一接觸部分，并且直接形成在第一介電層上。第三接觸部分形成第二注入區域上。

【技術實現步驟摘要】

本專利技術涉及半導體集成電路器件和制造方法。
技術介紹
半導體集成電路(IC)中的電源供應線向IC中的有源和無源器件提供電流，以充電和放電。例如，當時鐘轉換狀態時，數字互補金屬氧化物半導體(CMOS)電路吸收電流。在電路的運作期間，電源線提供了一個相對高強度的瞬態電流，其可能導致電源線的電壓噪聲。當瞬態電流的波動時間短時，或當其寄生電感或寄生電阻大時，供電線路上的電壓將會波動。IC的工作頻率可以以幾兆赫茲(MHz)到幾千兆赫茲(GHz)的量級計算。在這種電路中，時鐘信號的上升時間很短，所以供電線路中的電壓波動可以非常大。當電源線向電路供電時，電源線中的非預期的電壓波動會引起其內部信號噪聲，并且降低噪聲容限。噪聲容限的降低會降低電路的可靠性，甚至導致電路故障。為了減少供電線路的電壓波動的量，通常將過濾或去耦電容器用于不同的電源線的端子之間，或電源線和地線的端子之間。去耦電容器作為電荷庫額外地向電路提供電流，以防止電源電 壓瞬間下降。
技術實現思路
為解決上述問題，本專利技術提供了一種器件，包括:半導體襯底，具有第一摻雜類型的第一注入區域和第二注入區域；柵極絕緣層和柵電極，位于在第一注入區域和第二注入區域之間的電阻區域的上面；第一介電層，位于第一注入區域上；以及接觸結構，包括 第一接觸部分，與柵電極導電接觸，至少一部分第一接觸部分直接位于柵電極上，第二接觸部分，與第一接觸部分直接接觸，并且直接形成在第一介電層上，以及第三接觸部分，形成在第二注入區域上。其中:第一介電層的高度與柵電極的頂部表面的高度基本相同。其中:第三接觸部分的底部位于與第二注入區域歐姆接觸的第一接觸層中，以及第三接觸部分的頂部位于直接形成在第一接觸層上的第二接觸層中，第一接觸層的高度與柵電極的頂部表面的高度基本相同；第二接觸部分與第三接觸部分的頂部一樣形成在同一第二接觸層中。其中，底部是插槽接觸。該器件進一步包括第二介電層，位于第一介電層和柵電極未被第一接觸部分覆蓋的部分上，其中，第一接觸部分、第二接觸部分和第三接觸部分具有與第二介電層相同的高度。其中:器件是去耦電容器，位于具有功能電路的集成電路(IC)中，功能電路具有一個或多個有源器件，一個或多個有源器件包括與器件的柵電極處于同一層的圖案；第二接觸部分和第三接觸部分是虛擬填充圖案，未連接至功能電路，從而使圖案、柵電極以及第二接觸部分和第三接觸部分的總面積滿足IC的最小密度設計規則。此外，還提供了一種集成電路(1C)，包括:半導體襯底，具有包括多個有源器件的至少一個電路，有源器件具有柵電極層；以及去耦電容器，包括:第一摻雜類型的第一注入區域和第二注入區域，位于襯底中；柵極絕緣層，位于在第一注入區域和第二注入區域之間的電阻區域的上面；以及柵電極，形成在柵極絕緣層上的柵電極層中；第一介電層，位于第一注入區域上；以及接觸結構，包括:第一接觸部分，與柵電極導電接觸，至少一部分第一接觸部分直接位于柵電極上，第二接觸部分，與第一接觸部分直接接觸，并且直接形成在第一注入區域上面的第一介電層上，以及第三接觸部分，形成在第二注入區域上。該IC進一步包括:第一摻雜類型的第三注入區域，位于襯底中，第一注入區域、第二注入區域和第三注入區域在同一行相互對準；第二柵電極，位于在第一注入區域和第三注入區域之間的第二電阻區域的上面，第一接觸部分具有與第二柵電極導電接觸的額外部分，其中，接觸結構進一步包括形成在第三注入區域上的第四接觸部分。該IC進一步包括:第一摻雜類型的第三注入區域和第四注入區域，第一注入區域和第二注入區域在第一行對準，第三注入區域和第四注入區域在第二行對準；以及第二柵電極，位于在第三注入區域和第四注入區域之間的第二電阻區域的上面，第四接觸部分，至少一部分第四接觸部分直接形成在第二柵電極上，第四接觸部分與第二接觸部分導電接觸，以及第二接觸部分的額外部分形成在第三注入區域的上面，第一介電層的一部分，形成在第三注入區域和第二接觸部分的額外部分之間，以及第三接觸部分延伸到第四注入區域的上面并與其相接觸。該IC進一步包括:位于第一行中的第一摻雜類型的第五注入區域以及位于第二行中的第一摻雜類型的第六注入區域；第三柵電極，位于第一注入區域和第五注入區域之間的第三電阻區域的上面，第一接觸部分具有與第三柵電極導電接觸的額外部分，以及第五接觸部分，形成在第五注入區域上，并且延伸至第六注入區域的上面。該IC進一步包括:互連結構，具有金屬間介電層和具有用于連接有源器件的導電圖案的至少一個導電線層 ，其中:第二接觸部分和第三接觸部分直接連接至導電線層的導電圖案中的圖案，以及柵電極通過第一接觸部分和第二接觸部分僅以間接方式連接至導電圖案。其中，注入區域形成在N阱中，以及第一注入區域和第二注入區域是N+注入區域。其中，電路的一個或多個有源器件包括位于柵電極層中的圖案；以及第二接觸部分和第三接觸部分是虛擬填充圖案，未連接至電路的有源器件，從而使圖案、柵電極以及第二接觸部分和第三接觸部分的總面積滿足IC的最小密度設計規則。此外，還提供了一種方法，包括:(a)在功能器件區域外的半導體襯底的表面中形成第一摻雜類型的第一注入區域和第二注入區域，功能器件區域包含多個有源器件；(b)在第一注入區域和第二注入區域之間的電阻區域上方提供柵極絕緣層和柵電極；(C)在第一注入區域上提供第一介電層；(d)在第二注入區域上形成源極接觸；(e)形成與柵電極導電接觸的柵極接觸，柵極接觸部分的至少一部分直接位于柵電極上；以及(f)在直接位于第一注入區域上方的第一介電層上形成電容接觸，電容接觸與柵極接觸直接接觸。其中:步驟(a)包括，在襯底中形成第一摻雜類型的第三注入區域，第一注入區域、第二注入區域和第三注入區域在同一行中相互對準；步驟(e)包括，在第一注入區域和第三注入區域之間的第二電阻區域上面形成第二柵電極，柵極接觸具有與第二柵電極導電接觸的額外部分；以及步驟(d)進一步包括，在第三注入區域上形成第二源極接觸部分。其中:步驟(a)包括，形成第一摻雜類型的第三注入區域和第四注入區域，第一注入區域和第二注入區域在第一行中對準，第三注入區域和第四注入區域在第二行中對準，其中，源電極延伸至第四注入區域的上面。其中:步驟(b)包括，在第三注入區域和第四注入區域之間的第二電阻區域上面形成第二柵電極；以及步驟(e)包括，形成與第二柵電極導電接觸的第二柵極接觸，至少一部分第二柵極接觸直接位于第二柵電極上；步驟(f)包括，在第三注入區域上面形成第二電容接觸，第二電容接觸和第二柵極接觸彼此相鄰；將電容接觸延伸，以與第二柵極接觸直接接觸；以及第一介電層的一部分形成在第三注入區域和第二電容接觸之間。其中，步驟(d)包括:形成與第二注入區域歐姆接觸的底部源極接觸層，底部源極接觸層的厚度與柵電極的厚度基本相同；以及在底部源極接觸層上形成頂部源極接觸層。其中，頂部源極接觸層和電容接觸在同一層中形成，以及同時執行步驟(f)和頂部源極接觸層的形成。其中，步驟(e)和(f)都在底部源極接觸層形成之后執行，以及柵極接觸和電容接觸由互不相同的材料形成。附圖說明圖1是單個的去耦電容器單元的平面圖。圖2是沿圖1所示的剖面線2-2形成的截面圖。圖3是沿圖1所示的 剖面線3-3形成的截面圖。圖4是圖1本文檔來自技高網...

【技術保護點】
一種器件，包括：半導體襯底，具有第一摻雜類型的第一注入區域和第二注入區域；柵極絕緣層和柵電極，位于在所述第一注入區域和所述第二注入區域之間的電阻區域的上面；第一介電層，位于所述第一注入區域上；以及接觸結構，包括：第一接觸部分，與所述柵電極導電接觸，至少一部分所述第一接觸部分直接位于所述柵電極上，第二接觸部分，與所述第一接觸部分直接接觸，并且直接形成在所述第一介電層上，以及第三接觸部分，形成在所述第二注入區域上。

【技術特征摘要】
2012.01.31 US 13/362,4111.一種器件，包括: 半導體襯底，具有第一摻雜類型的第一注入區域和第二注入區域； 柵極絕緣層和柵電極，位于在所述第一注入區域和所述第二注入區域之間的電阻區域的上面； 第一介電層，位于所述第一注入區域上；以及 接觸結構，包括: 第一接觸部分，與所述柵電極導電接觸，至少一部分所述第一接觸部分直接位于所述柵電極上， 第二接觸部分，與所述第一接觸部分直接接觸，并且直接形成在所述第一介電層上，以及 第三接觸部分，形成在所述第二注入區域上。2.根據權利要求1 所述的器件，其中: 所述第一介電層的高度與所述柵電極的頂部表面的高度基本相同。3.根據權利要求2所述的器件，其中: 所述第三接觸部分的底部位于與所述第二注入區域歐姆接觸的第一接觸層中，以及所述第三接觸部分的頂部位于直接形成在所述第一接觸層上的第二接觸層中，所述第一接觸層的高度與所述柵電極的頂部表面的高度基本相同； 所述第二接觸部分與所述第三接觸部分的頂部一樣形成在同一所述第二接觸層中。4.根據權利要求3所述的器件，其中，所述底部是插槽接觸。5.根據權利要求3所述的器件，進一步包括第二介電層，位于所述第一介電層和所述柵電極未被所述第一接觸部分覆蓋的部分上，其中，所述第一接觸部分、所述第二接觸部分和所述第三接觸部分具有與所述第二介電層相同的高度。6.根據權利要求1所述的器件，其中: 所述器件是去耦電容器，位于具有功能電路的集成電路(IC)中，所述功能電路具有一個或多個有源器件，所述一個或多個有源器件包括與所述器件的所述柵電極處于同一層的圖案； 所述第二接觸部分和所述第三接觸部分是虛擬填充圖案，未連接至所述功能電路，從而使所述圖案、所述柵電極以及所述第二接觸部分和所述第三接觸部分的總面積滿足所述IC的最小密度設計規則。7.一種集成電路(1C)，包括: 半導體襯底，具有包括多個有源器件的至少一個電路，所述有源器件具有柵電極層；以及 去率禹電容器，包括: 第一摻雜類型的第一注入區域和第二注入區域，位于所述襯底中； 柵極絕緣層，位于在所述第一注入區域和所述第二注入區域之間的電阻...

【專利技術屬性】
技術研發人員：陳重輝，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：