移位暫存器、使用該移位暫存器的柵極驅動電路與顯示裝置制造方法及圖紙

本發明專利技術的移位暫存器包含有第一上拉信號產生器，用來接收一起始脈波(start?pulse,SP)、第一時脈信號以及一反相第一時脈信號。此移位暫存器同樣包含有第一下拉信號產生器電連接于該第一上拉信號產生器，第一反相器電連接于該第一上拉信號產生器與該第一下拉信號產生器，第二反相器電連接于該第一反相器且產生一輸出信號，第二上拉信號產生器系電連接于該第二反相器，且接收一第二時脈信號與一反相第二時脈信號以及產生掃描信號，以及第二下拉信號產生器電連接于該第二上拉信號產生器。

【技術實現步驟摘要】
移位暫存器、使用該移位暫存器的柵極驅動電路與顯示裝
本專利技術系關于一種移位暫存器與使用此移位暫存器的顯示裝置，特別是一種借著調整移位暫存器的輸入使得相鄰移位暫存器的掃描信號輸出得以存在時間延遲。
技術介紹
移位暫存器被整合應用到柵極驅動電路時，具備有這些移位暫存器的柵極驅動電路將得以輸出具有該延遲的掃描信號，讓上述掃描信號可以在不同的時間點驅動對應的掃描線。在現行的移位暫存器電路的實現方法中，為了讓相鄰的移位暫存器彼此間的輸出有時間延遲，通常會需要額外的電路元件(譬如說，與非門(NAND gate))的設置(如美國專利號8022920所揭露)使得移位暫存器的輸出以及外接信號通過與非門做額外的運算，或是利用小于百分之五十的工作周期(duty cycle)的時間脈波做為移位暫存器的輸入(如美國專利公開號2 0110291712所示)，在20110291712公開案中三組小于百分之五十的工作周期的時間脈波被采用，藉以達到時間延遲的效果。不管是需要額外與非門的使用或是小于百分的五十的工作周期的時間脈波來實現移位暫存器的間的時間延遲，整體電路設計上的復雜度都有改善的空間。
技術實現思路
本專利技術揭露了一種移位暫存器。此移位暫存器包含有一第一上拉信號產生器，用來接收一起始脈波(start pulse, SP)、一第一時脈信號以及一反相第一時脈信號。此移位暫存器同樣包含有一第一下拉信號產生器電連接于第一上拉信號產生器，一第一反相器電連接于第一上拉信號產生器與該第一下拉信號產生器，一第二反相器電連接于第一反相器且產生一輸出信號，一第二上拉信號產生器電連接于第二反相器，且接收一第二時脈信號與一反相第二時脈信號以及產生一掃描信號，以及一第二下拉信號產生器電連接于第二上拉信號產生器。本專利技術的另一實施例揭露了一柵極驅動電路。此柵極驅動電路包含了一第一移位暫存器與一第二移位暫存器。每一第一移位暫存器與第二移位暫存器均包含有一第一上拉信號產生器，用來接收一起始脈波(start pulse, SP)、一第一時脈信號以及一反相第一時脈信號。此第一移位暫存器與第二移位暫存器同樣都包含有一第一下拉信號產生器電連接于第一上拉信號產生器，一第一反相器電連接于第一上拉信號產生器與第一下拉信號產生器，一第二反相器電連接于第一反相器且產生一輸出信號，一第二上拉信號產生器電連接于第二反相器，且接收一第二時脈信號與一反相第二時脈信號以及產生一掃描信號，以及一第二下拉信號產生器電連接于第二上拉信號產生器。本專利技術另外揭露了一顯示裝置包含了一柵極驅動電路，而此柵極驅動電路包含了一第一移位暫存器與一第二移位暫存器。上述的顯不裝置另外包含有一觸控模組由柵極驅動電路所控制。此柵極驅動電路包含了一第一移位暫存器與一第二移位暫存器。每一第一移位暫存器與第二移位暫存器均包含有一第一上拉信號產生器，用來接收一起始脈波(start pulse, SP)、一第一時脈信號以及一反相第一時脈信號。此第一移位暫存器與第二移位暫存器同樣都包含有一第一下拉信號產生器電連接于第一上拉信號產生器，一第一反相器電連接于該第一上拉信號產生器與第一下拉信號產生器，一第二反相器電連接于該第一反相器且產生一輸出信號，一第二上拉信號產生器電連接于第二反相器，且接收一第二時脈信號與一反相第二時脈信號以及產生一掃描信號，以及一第二下拉信號產生器電連接于第二上拉信號產生器。以上的關于本
技術實現思路
的說明及以下的實施方式的說明用以示范與解釋本專利技術的精神與原理，并且提供本專利技術的專利申請范圍更進一步的解釋。附圖說明圖1為依據本專利技術的一實施例的一顯示裝置的電路方塊圖。圖2依據本專利技術一實施例的一移位暫存器的簡單電路圖。圖3為依據本專利技術一實施例的信號時脈圖。圖4為依據本專利技術一實施例的串接的移位暫存器所電連接的信號的示意圖。主要元件符號說明100顯示裝置102畫素陣列106柵極驅動電路114-126 掃描線128-136 數據線200移位暫存器202第一上拉信號產生器204起始脈波206,302第一時脈信號208,304反相第一時脈信號212第一下拉信號產生器214第一反相器216第二反相器218、314、318 輸出信號222第二上拉信號產生器224第二下拉信號產生器 226,306第二時脈信號228,308反相第二時脈信號232、316、322 掃描信號234 第一電容236 第二電容238第三電容242第一上拉信號產生器輸出244第一晶體管246第二晶體管248第三晶體管252第四晶體管254第五晶體管255第六晶體管256第七晶體管258第八晶體管262第九晶體管264第十晶體管具體實施方式以下在實施方 式中詳細敘述本專利技術的詳細特征以及優點，其內容足以使任何熟習相關技藝者了解本專利技術的
技術實現思路
并據以實施，且根據本說明書所揭露的內容、申請專利范圍及圖式，任何熟習相關技藝者可輕易地理解本專利技術相關的目的及優點。以下的實施例進一步詳細說明本專利技術的觀點，但非以任何觀點限制本專利技術的范疇。請參閱圖1，圖1為依據本專利技術的一實施例的一顯示裝置100的電路方塊圖。顯示裝置100包含一畫素陣列102以及一柵極驅動電路106。畫素陣列102包含多條掃描線114-126與多條數據線128-136。上述的掃描線114-126與柵極驅動電路106電連接。柵極驅動電路106被設置來輸出多個掃描信號，且每個掃描信號分別對應連接到掃描線114-126其中之一,用來以一預定順序(predetermined sequence)驅動掃描線114-126。當掃描線114-126被驅動時,位于數據線128-136的信號便可被讀取。圖2為依據本專利技術一實施例的移位暫存器200的電路圖。此移位暫存器200包含有一第一上拉信號產生器202，用來接收一起始脈波(start pulse，SP) 204、一第一時脈信號(CKl) 206以及一反相第一時脈信號(XCKl) 208。此移位暫存器200另外包含有一第一下拉信號產生器212與一第一反相器214,此第一上拉信號產生器202、第一下拉信號產生器212以及第一反相器214彼此電連接。移位暫存器200另外包含有一第二反相器216電連接于該第一反相器214且產生一輸出信號(OUT) 218。移位暫存器200另外包含有一第二上拉信號產生器222電連接于該第二反相器216以及一第二下拉信號產生器224電連接于該第二上拉信號產生器222。第二上拉信號產生器222用來接收一第二時脈信號(CK2) 226與一反相第二時脈信號(XCK2)228以及產生一掃描信號(SCAN) 232。此掃描信號232用來輸出到圖1所示的掃描線114-126的其中之一。另外，第一反相器214與第一下拉信號產生器212接收該第一時脈信號206而第二下拉信號產生器224則是接收第二時脈信號226。移位暫存器200另外包含有第一電容234、一第二電容236與一第三電容238。請繼續參閱圖2。因為第一反相器214與第二反相器216的關系，第一上拉信號產生器202的一輸出242的輸出位準系與該輸出信號218同一位準(譬如說，同樣位于一高位準)。此外，當第一時脈信號206與起始脈波204均位于各自對應的一第一位準時，第一上拉信號產生器202的輸出242可因此位于其本文檔來自技高網...

【技術保護點】
一種移位暫存器，包含有:一第一上拉信號產生器，用來接收一起始脈波(start?pulse,SP)、一第一時脈信號以及一反相第一時脈信號；一第一下拉信號產生器電連接于該第一上拉信號產生器；一第一反相器電連接于該第一上拉信號產生器與該第一下拉信號產生器；一第二反相器電連接于該第一反相器且產生一輸出信號；一第二上拉信號產生器電連接于該第二反相器，且接收一第二時脈信號與一反相第二時脈信號以及產生一掃描信號；以及一第二下拉信號產生器電連接于該第二上拉信號產生器。

【技術特征摘要】
2013.01.23 TW 1021025371.一種移位暫存器，包含有: 一第一上拉信號產生器，用來接收一起始脈波(Start pulse，SP)、一第一時脈信號以及一反相第一時脈信號； 一第一下拉信號產生器電連接于該第一上拉信號產生器； 一第一反相器電連接于該第一上拉信號產生器與該第一下拉信號產生器； 一第二反相器電連接于該第一反相器且產生一輸出信號； 一第二上拉信號產生器電連接于該第二反相器，且接收一第二時脈信號與一反相第二時脈信號以及產生一掃描信號；以及 一第二下拉信號產生器電連接于該第二上拉信號產生器。2.根據權利要求1所述的移位暫存器，其特征在于，該第一上拉信號產生器的一輸出位準與該輸出信號同一位準，該第一上拉信號產生器包含有一第一晶體管，該第一晶體管的一柵極(gate)用來接收該第一時脈信號，該第一晶體管的一漏極(drain)用來接收該起始脈波，該第一信號上拉產生器另外包含有一第二晶體管，該第二晶體管的一柵極與該第一晶體管的一源極(source)電連接，且該第二晶體管的一漏極用來接收該反相第一時脈信號。3.根據權利要求2所述的移位暫存器，其特征在于，當該第一時脈信號與該起始脈波均位于各自的一第一位準時，該第一上升信號產生器的該輸出位準位于其對應的一第一位準，其中該輸出位準指該第一上升信號產生器的該第二晶體管的一源極的一信號位準。4.根據權利要求3所述的移位暫存器，其特征在于，該第一上拉信號產生器另外包含有一電容分別連接于該第 一晶體管的該源極與該第二晶體管的該源極用來保持當該第一時脈信號與該起始脈波均位于其各自的該第一位準時所產生的一第一位準信號。5.根據權利要求1所述的移位暫存器，其特征在于，當該第二時脈信號位于一預定位準時，該掃描信號與該輸出信號位于同一位準。6.根據權利要求1所述的移位暫存器，其特征在于，該第二上拉信號產生器另外包含有一電容，該第二上拉信號產生器包含有一第三晶體管與一第四晶體管，該第三晶體管的一柵極用來接收該第二時脈信號，該第四晶體管的一漏極用來接收該反相第二時脈信號，該電容分別連接于該第三晶體管的一源極、該第四晶體管的一柵極以及該第四晶體管的一源極，且該電容用來保持當該輸出信號與該第二時脈信號均位于其各自的一第一位準時所產生的另一第一位準信號。7.根據權利要求1所述的移位暫存器，其特征在于，該第一時脈信號的一周期大于該第二時脈信號的一周期，且該輸出信號做為下一級的該移位暫存器的該起始脈波。8.根據權利要求1所述的移位暫存器，其特征在于，該第一下拉信號產生器包含有一第五晶體管，該第五晶體管的一柵極接收該第一時脈信號，該第五晶體管的一漏極連接于該第一上拉信號產生器，該第二下拉信號產生器包含有一第六晶體管，該第六晶體管的一柵極用來接收該第二時脈信號，且該第六晶體管的一漏極連接于該第二上拉信號產生器。9.根據權利要求1所述的移位暫存器，其特征在于，該第一反相器包含有一第七晶體管與一第八晶體管，該第七晶體管的一柵極接收該第一時脈信號，該第八晶體管的一柵極連接到該第一上拉信號產生器，且該第七晶體管的一源極連接到該第八晶體管的一漏極。10.根據權利要求1所述的移位暫存器，其特征在于，該第二反相器包含有一第九晶體管與一第十晶體管，該第九晶體管的一柵極與該第十晶體管的一柵極與該第一反相器連接，該第九晶體管的一源極連接到該第十晶體管的一漏極，且該輸出信號位于該第九晶體管的該源極與該第十晶體管的該漏極的一信號。11.一種柵極驅動電路，包含有: 一第一移位暫存器；以及 一第二移位暫存器； 其中該第一移位暫存器與該第二移位暫存器均包含有一第一上拉信號產生器，用來接收一起始脈波(start pulse, SP)、一第一時脈信號以及一反相第一時脈信號,一第一下拉信號產生器，一第一反相器電連接于該第一上拉信號產生器與該第一下拉信號產生器，一第二反相器電連接于該第一反相器且產生一輸出信號，一第二上拉信號產生器電連接于該第二反相器來接收一第二時脈信號與一反相第二時脈信號以及產生一掃描信號，以及一第二下拉信號產生器電連接于該第二上拉信號產生器； 其中該第二移位暫存器的該起始脈波為該第一移位暫存器中的第二反相器的該輸出信號，該第一時脈信號的一周期大于該第二時脈信號的一周期，且該第一移位暫存器輸出的該掃描信號與該第二移位暫存器輸出的該掃描信號存在一延遲。12.根據權利要求11所述的柵極驅動電路，其特征在于，該延遲為該第二時脈信號的一第一位準時間長度。13.根據權利要求11所述的柵極驅動電路，其特征在于，該第一上拉信號產生器的一輸出與該輸出信號同一準位，該第一上拉信號產生器包含有一第一晶體管，該第一晶體管的一柵極(gate)用來接收該第一時脈信號，該第一晶體管的一漏極(drain)用來接收該起始脈波，該第一信號上拉產生器另外包含有一第二晶體管，該第二晶體管的一柵極與該第一晶體管的一源極(source)電連接，且該第二晶體管的一漏極用來接收該反相第一時脈信號。14.根據權利要求13所述的柵極驅動電路，其特征在于，當該第一時脈信號與該起始脈波均位于各自的一第一位準時，該第一上升信號產生器的該輸出位于其對應的一第一位準，其中該輸出位準指該第一上升信號產生器的該第二晶體管的一源極的一信號位準。15.根據權利要求14所述的柵極驅動電路，其特征在于，該第一上拉信號產生器另外包含有一電容分別連接于該第一晶體管的該源極與該第二晶體管的該柵極，用來...

【專利技術屬性】
技術研發人員：劉立偉，許文曲，張華罡，
申請(專利權)人：友達光電股份有限公司，
類型：發明
國別省市：