一種高頻地波雷達多通道接收機制造技術

本實用新型專利技術公開了一種高頻地波雷達多通道接收機，屬于雷達接收機領域。該接收機包括n組接收通道以及FPGA芯片，每組接收通道均是由天線接收信號，該信號依次通過相應的高速電子開關、帶通濾波器和串行LVDS接口模數轉換芯片后進入FPGA芯片，以進行數字信號處理。本實用新型專利技術采用的模數轉換芯片集成了前置低噪聲放大器、可變增益放大器、抗混疊濾波器以及模數轉換器，并且輸出為差分LVDS串行輸出，大大降低了電路設計的復雜性，提高了接收機的可靠度和穩定性。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及一種雷達接收機，尤其涉及一種高頻地波雷達大陣列多單元接收機，屬于雷達接收機領域。
技術介紹
現有的高頻地波雷達接收機多為8通道，其只能滿足于便攜式地波雷達和小陣列地波雷達工作，通道數量的局限性大大限制了高頻地波雷達大陣列多單元化的發展。從探測效果上看，便攜式地波雷達只能探測流場信息，而小陣列地波雷達(如8陣列)探測的流場、浪場和風場的效果也是差強人意。目標探測是將來高頻地波雷達研究的方向，而小陣列地波雷達單元少、雷達數據量少的短板也暴露無疑。多通道的數字化雷達接收機為大陣列地波雷達系統提供了可能，而使用并行集成度不高的ADC (模數轉換芯片)在電路設計上相當復雜，其穩定性和可靠度也不夠理想。采用集成度不高的ADC所設計的多通道接收機，在ADC前端需要前置低噪聲放大器、可控增益放大器以及抗混疊濾波器，該模擬電路設計較復雜，并且會影響通道的隔離度，信號數字量化后采取并行輸出，24通道16位的AD至少需要384個IO 口以及384根PCB走線，PCB設計的復雜度可想而知。
技術實現思路
本技術的目的在于:提出一種電路設計簡單的高頻地波雷達多通道接收機，以提高穩定性和可靠度。該接收機包括n組接收通道以及FPGA芯片，n為自然數，每組接收通道均包括天線、高速電子開關、帶通濾波器以及串行LVDS接口模數轉換芯片，所述天線的接收信號依次通過相應的高速電子開關、帶通濾波器和串行LVDS接口模數轉換芯片后進入FPGA芯片，以進行數字信號處理。所述串行LVDS接口模數轉換芯片集成了依次連接的前置低噪聲放大器、可變增益放大器、抗混疊濾波器以及模數轉換器，所述模數轉換器的輸出端為差分LVDS接口。所述FPGA芯片采用集成了 LVDS接口的XilinxV6系列FPGA芯片。技術效果:1、采用高集成度串行LVDS接口模數轉換芯片，簡化了前端復雜的模擬電路，需要的IO 口資源大量減少，大大降低了電路設計的復雜性，提高了接收機的穩定性和可靠度。2、由于電路設計簡單，接收機的靈敏度、動態范圍、信噪比以及通道隔離度都具有明顯提升。附圖說明圖1為本技術的結構框圖。圖2為串并轉換實現示意圖。具體實施方式下面對本技術作進一步說明。本技術高頻地波雷達多通道接收機的結構如圖1所示，包括n組接收通道以及FPGA芯片，n為自然數，圖中顯示了 3組接收通道，每組接收通道均包括天線、高速電子開關、帶通濾波器以及串行LVDS接口模數轉換芯片，所述天線的接收信號依次通過相應的高速電子開關、帶通濾波器和串行LVDS接口模數轉換芯片后進入FPGA芯片，以進行數字信號處理。高頻地波雷達為調頻中斷連續波體制的雷達，高速電子開關在雷達發射機發射期間將接收通道關閉，在未發射期間打開接收通道接收回波信號。模擬帶通濾波器的通帶為2MHz，其用于抑制帶外信號給接收系統帶來的干擾。串行LVDS接口模數轉換芯片采用高集成度模數轉換芯片，其集成了依次連接的8通道前置低噪聲放大器(LNA)、可變增益放大器(VGA)、抗混疊濾波器(AAF)以及模數轉換器，模數轉換器的輸出端為差分LVDS接口，LNA和VGA用于調整信號通道的增益變化，以提高系統靈敏度并調整系統的線性動態范圍。該串行LVDS接口模數轉換芯片的模擬輸入部分采用差分信號輸入，以降低干擾，數字輸出部分為差分LVDS串行輸出，速率可達600M/S。由于每組接收通道包括8個通道，所以每組接收通道采用8根天線接收回波信號。FPGA芯片采用集成了 LVDS接口的Xilinx V6系列超大規模FPGA芯片，該芯片帶有大量的DSP資源，FPGA芯片將LVDS差分信號轉換成單端后，進行串并轉換，并對信號進行混頻、抽取濾波，再傳至上位機。串行LVDS接口模 數轉換芯片的采樣時鐘為50MHz，該芯片輸出三路信號，分別為串行數據信號、數據同步信號以及幀同步信號。串行數據信號和數據同步信號的速率可達600M/S，PCB設計時必須考慮阻抗匹配，芯片輸出的三路信號也要盡量保持等長。該芯片盡量靠近前端的高速電子開關和帶通濾波器，以減少模擬電路的長度，降低通道間的相互干擾。本技術中的串并轉換如圖2所示，三路差分信號分別通過FPGA中的IBUFDS轉換成單端信號，再進入IODELAY，10DELAY能高精度地調整信號的相位，將三路信號調節成同步，最后通過ISERDESE將串行數據轉換成并行數據。采用兩種不同的ADC所設計的24通道雷達接收分機特性參數如表I所示。不難看出，采用并行接口 ADC所設計的接收分機電路復雜，PCB板層數達到16層，需要的FPGA的IO資源也相當多。而采用串行LVDS接口 ADC的接收分機，由于ADC集成度高，電路設計簡單得多，所以接收的靈敏度、動態范圍、通道隔離度等指標都明顯好于前者。表1:24通道地波雷達接收機特性參數權利要求1.一種高頻地波雷達多通道接收機，其特征在于:包括n組接收通道以及FPGA芯片，n為自然數，每組接收通道均包括天線、高速電子開關、帶通濾波器以及串行LVDS接口模數轉換芯片，所述天線的接收信號依次通過相應的高速電子開關、帶通濾波器和串行LVDS接口模數轉換芯片后進入FPGA芯片，以進行數字信號處理。2.根據權利要求1所述的高頻地波雷達多通道接收機，其特征在于:所述串行LVDS接口模數轉換芯片集成了依次連接的前置低噪聲放大器、可變增益放大器、抗混疊濾波器以及模數轉換器，所述模數轉換器的輸出端為差分LVDS接口。3.根據權利要求1所述的高頻地波雷達多通道接收機，其特征在于:所述FPGA芯片采用集成了 LVDS接口的XilinxV6系列FPGA芯片。專利摘要本技術公開了一種高頻地波雷達多通道接收機，屬于雷達接收機領域。該接收機包括n組接收通道以及FPGA芯片，每組接收通道均是由天線接收信號，該信號依次通過相應的高速電子開關、帶通濾波器和串行LVDS接口模數轉換芯片后進入FPGA芯片，以進行數字信號處理。本技術采用的模數轉換芯片集成了前置低噪聲放大器、可變增益放大器、抗混疊濾波器以及模數轉換器，并且輸出為差分LVDS串行輸出，大大降低了電路設計的復雜性，提高了接收機的可靠度和穩定性。文檔編號G01S7/285GK203037845SQ20122073906公開日2013年7月3日 申請日期2012年12月28日 優先權日2012年12月28日專利技術者陸小虎, 施春榮, 周濤, 邵世卿, 謝向前 申請人:中船重工鵬力(南京)大氣海洋信息系統有限公司本文檔來自技高網...

【技術保護點】
一種高頻地波雷達多通道接收機，其特征在于：包括n組接收通道以及FPGA芯片，n為自然數，每組接收通道均包括天線、高速電子開關、帶通濾波器以及串行LVDS接口模數轉換芯片，所述天線的接收信號依次通過相應的高速電子開關、帶通濾波器和串行LVDS接口模數轉換芯片后進入FPGA芯片，以進行數字信號處理。

【技術特征摘要】

【專利技術屬性】
技術研發人員：陸小虎，施春榮，周濤，邵世卿，謝向前，
申請(專利權)人：中船重工鵬力南京大氣海洋信息系統有限公司，
類型：實用新型
國別省市：