一種消除基于光纖傳輸的VGA信號抖動的裝置制造方法及圖紙

本實用新型專利技術公開了一種消除基于光纖傳輸的VGA信號抖動的裝置，所述裝置包括：FPGA的內部FIFO、內部鎖相環PLL1、內部計數器、外部VCXO壓控晶振、外部鎖相環、外部低通濾波器，RGB線、CLK線和HV線連接FPGA的內部FIFO，外部低通濾波器連接外部VCXO壓控晶振，外部VCXO壓控晶振連接內部鎖相環PLL1，內部鎖相環PLL1連接內部計數器，內部計數器通過FPGA的GPIO引腳連接外部鎖相環PLL2，外部鎖相環PLL2通過FPGA的GPIO引腳連接FPGA的內部FIFO。實施本實用新型專利技術具有以下有益效果：可以實現對模擬視頻信號在遠程傳輸后產生的圖像抖動、黑屏進行校正，保證圖像質量。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及視音頻
，更具體地說，涉及一種消除基于光纖傳輸的VGA信號抖動的裝置。
技術介紹
伴隨視頻領域技術的不斷發展，數字信號的發展和應用已經達到和模擬信號并駕齊驅的程度。數字信號在傳輸過程中具有保密性強、較好的一致性、信號畸變小(包括無串擾和交調)、具有無衰減再生和擴展不確定信號至原基帶信號的潛能等優點。因此，在遠程傳輸場合，數字信號的應用已經遠遠超出了模擬信號。但是，依據中國目前的實際情況分析，模擬信號當前以及未來一段時間內，還將占有很大的應用市場。所以對模擬視頻信號、尤其是高分辨率的模擬視頻信號的遠程傳輸技術，市場需求還是非常大?，F有的模擬視頻信號的遠程傳輸方式為:通過A/D轉換器和解碼器將預傳輸的VGA信號解碼為并行視頻信號，并通過傳輸系統的發送端將并行視頻信號以及配合的行、場信號和時鐘CLK信號一起傳輸至電/光發射單元；電/光發射單元將接收到的并行視頻信號以及配合的行、場信號和時鐘CLK信號轉換為光信號，并通過傳輸光纖傳將光信號輸到傳輸系統的接收端；光/電轉換單元將傳輸系統的接收端接收到的光信號轉換為并行視頻信號，該并行視頻信號為包括具有抖動的時鐘信號CLKl的并行視頻信號；以具有抖動的時鐘信號CLKl為時鐘輸出并行視頻信號；利用D/A轉換單元和編碼器將并行視頻信號編碼為模擬格式的RGB信號，并配合行、場信號輸出模擬視頻信號?，F有技術存在如下缺陷:視頻信號通過光纖遠程傳輸以后，以具有抖動的時鐘信號CLKl為時鐘輸出并行視頻信號，會在終端產生了明顯的抖動和黑屏，影響了圖像質量。
技術實現思路
本技術針對以上問題的提出，而研制一種消除基于光纖傳輸的VGA信號抖動的裝置。本技術提供一種消除基于光纖傳輸的VGA信號抖動的裝置，其特征在于，包括:FPGA的內部FIFO、內部鎖相環PLL1、內部計數器、外部VCXO壓控晶振、外部鎖相環、夕卜部低通濾波器，通過傳輸光纖傳輸后的具有抖動的時鐘信號CLK1、并行視頻信號和行場信號通過RGB線、CLK線和HV線存入FPGA的內部FIFO中，RGB線、CLK線和HV線連接FPGA的內部FIFO，外部低通濾波器連接外部VCXO壓控晶振，外部VCXO壓控晶振連接內部鎖相環PLLl，內部鎖相環PLLl連接內部計數器，內部計數器通過FPGA的GPIO引腳連接外部鎖相環PLL2，外部鎖相環PLL2通過FPGA的GPIO引腳連接FPGA的內部FIFO。本技術的裝置還包括傳輸系統的發送端、A/D轉換單元、解碼器、電/光轉換單兀、傳輸光纖、傳輸系統的接收端、光/電轉換單兀、D/A轉換單兀以及編碼器,傳輸系統的發送端與A/D轉換單元連接,A/D轉換單元與電/光轉換單元連接，電/光轉換單元通過傳輸光纖與傳輸系統的接收端連接，傳輸系統的接收端通過光/電轉換單元與FPGA連接，FPGA與D/A轉換單元以及編碼器連接。實施本技術具有以下有益效果:利用與CLKl時鐘頻率相同無抖動的CLK2為輸出時鐘將存儲于FIFO中的視頻信號輸出，可以實現對模擬視頻信號在遠程傳輸后產生的圖像抖動、黑屏進行校正，保證圖像質量。附圖說明圖1是本技術的消除基于光纖傳輸的VGA信號抖動的裝置的一實施例的結構示意圖；圖2是本技術的FPGA的結構示意圖；圖3是本技術的低通濾波器的電路圖。具體實施方式本技術提供一種消除基于光纖傳輸的VGA信號抖動的裝置，以下結合附圖對本技術的技術方案進行詳細說明。VGA信號基于光纖遠距離傳輸時，首先將模擬視頻信號通過A/D轉換器和解碼器轉換為數字信號，然后在電/光發射模塊中將數字視頻信號轉換為光信號。電/光發射模塊以輸入的模擬視頻時鐘為基準時鐘對并行視頻信號進行編碼轉換、時鐘倍頻之后轉換為串差分信號通過光纖進行傳輸，這種處理將會使傳輸頻率大幅度增加。當光/電轉換模塊接收到光信號時轉換成數字信號，將其中的差分視頻信號進行解碼、解串，將高速的傳輸頻率進行分頻，再次得到視頻時鐘。由于對視頻信號中的時鐘信號信息進行了倍頻、分頻、電光及光電轉換處理，并經過長距離光纖傳輸，所以對視頻時鐘造成明顯影響，視頻時鐘的相位將產生偏移。由于光/電轉換模塊在處理的整個過程，始終以視頻時鐘為倍頻和分頻的參考，所以視頻時鐘偏移會使整個輸出信號都存在數據偏移的情況，在后級進行數據的編碼，D/A轉換處理時，視頻偏移在圖像上就將顯示出來，在傳輸終端上出現圖像抖動、黑屏等不良結果。由于信號內就會產生抖動，這種抖動產生與器件精密度無關，即使嚴格調整器件精密度，也無法將此抖動完全消除。對于DVI信號或者其他數字信號而言，此抖動對視頻信號的編碼采樣影響較小。但是對于模擬視頻的采樣來說，這樣的抖動就會嚴重影響采樣效果，導致顯示終端圖像上出現波紋、閃爍等情況。傳輸過程中信號產生的抖動，是并行視頻信號和時鐘信號同步產生的，所以雖然數據本身有抖動，但是仍然和時鐘是同步的。為了解決這些問題，本技術提供一種消除基于光纖傳輸的VGA信號抖動的裝置。圖1是本技術的消除基于光纖傳輸的VGA信號抖動的裝置的一實施例的結構示意圖；圖2是本技術的FPGA的結構示意圖；圖3是本技術的低通濾波器的電路圖。如圖1所示，消除基于光纖傳輸的VGA信號抖動的裝置包括:傳輸系統的發送端、A/D轉換單元和解碼器(圖中示為A/D Converter&decoder)、電/光轉換單元(圖中示為 High-Performance Electrical-Optical Transmitter module)、傳輸光纖(圖中不為 Fiber Link)、傳輸系統的接收端(圖中不為 High-Performance Optical-ElectricalReceiver module)、FPGA、光/電轉換單兀和編碼器(圖中不為D/A Converter&encoder),傳輸系統的發送端與A/D轉換單元連接，A/D轉換單元與電/光轉換單元連接，電/光轉換單元通過傳輸光纖與傳輸系統的接收端連接，傳輸系統的接收端通過光/電轉換單元與FPGA連接，FPGA與D/A轉換單元以及編碼器連接。如圖2所示，FPGA包括內部FIFO、內部鎖相環PLLl (圖中示為Divider&InsidePLL)、內部計數器(圖中未示出)、外部VCXO壓控晶振(圖中示為VCX027M)、外部鎖相環(圖中不為Outside PLL)、外部低通濾波器(圖中不為PWM)，通過傳輸光纖傳輸后的具有抖動的時鐘信號CLKl (圖中示為Data_CLKl)并行視頻信號DATA通過RGB線、CLK線和HV線存入FPGA的內部FIFO中，RGB線、CLK線和HV線連接FPGA的內部FIFO，外部低通濾波器連接外部VCXO壓控晶振，外部VCXO壓控晶振連接內部鎖相環PLLl，內部鎖相環PLLl連接內部計數器，內部計數器通過FPGA的GPIO引腳連接外部鎖相環PLL2，外部鎖相環PLL2通過FPGA的GPIO引腳連接FPGA的內部FIFO。FPGA的內部FIFO中的視頻數據DATA以無抖動的時鐘信號(圖中示為Data_CLK2)為時鐘輸出。采用消除基于光纖傳輸的VGA信號抖動的裝置實現消除基于光纖傳輸的VGA信號抖動的原理如下:通過本文檔來自技高網...

【技術保護點】
一種消除基于光纖傳輸的VGA信號抖動的裝置，其特征在于，包括：FPGA的內部FIFO、內部鎖相環PLL1、內部計數器、外部VCXO壓控晶振、外部鎖相環、外部低通濾波器，通過傳輸光纖傳輸后的具有抖動的時鐘信號CLK1、并行視頻信號和行場信號通過RGB線、CLK線和HV線存入FPGA的內部FIFO中，RGB線、CLK線和HV線連接FPGA的內部FIFO，外部低通濾波器連接外部VCXO壓控晶振，外部VCXO壓控晶振連接內部鎖相環PLL1，內部鎖相環PLL1連接內部計數器，內部計數器通過FPGA的GPIO引腳連接外部鎖相環PLL2，外部鎖相環PLL2通過FPGA的GPIO引腳連接FPGA的內部FIFO。

【技術特征摘要】
1.一種消除基于光纖傳輸的VGA信號抖動的裝置，其特征在于，包括:FPGA的內部FIFO、內部鎖相環PLL1、內部計數器、外部VCXO壓控晶振、外部鎖相環、外部低通濾波器，通過傳輸光纖傳輸后的具有抖動的時鐘信號CLKl、并行視頻信號和行場信號通過RGB線、CLK線和HV線存入FPGA的內部FIFO中，RGB線、CLK線和HV線連接FPGA的內部FIFO，外部低通濾波器連接外部VCXO壓控晶振，外部VCXO壓控晶振連接內部鎖相環PLL1，內部鎖相環PLLl連接內部計數器，內部計數器通過FPGA的GPIO引腳連接外...

【專利技術屬性】
技術研發人員：周潮義，周春雷，張壇，
申請(專利權)人：大連科迪視頻技術有限公司，
類型：實用新型
國別省市：