零中頻接收機及其直流泄漏抑制方法技術

本發明專利技術實施例公開了一種零中頻接收機及其直流泄漏抑制方法，分別抓取數模轉換芯片輸出的I路數據和Q路數據，再分別計算抓取的I路數據和Q路的加和平均值，得到I路和Q路的直流泄漏校正差值，將接收到的I路數據和Q路數據分別減去各自的直流泄漏校正差值，既完成了I/Q數據的直流泄漏校正。由于是根據實時接收到的數據來計算校正差值，再根據此校正差值對實時接收到的數據進行校正，因此本發明專利技術實施例零中頻接收機及其直流泄漏抑制方法的實時性強，且校正方法簡單有效。

【技術實現步驟摘要】

本專利技術涉及無線通信
，特別涉及一種。
技術介紹
零中頻接收機具有體積小、成本低和易于單片集成等有優點，已成為射頻接收機中極具競爭力的一種結構，在無線通信領域中受到廣泛關注，但直流泄漏問題成為限制零中頻接收機應用的障礙。直流泄漏直接影響信號的解調，對WCDMA和CDMA2000信號解調的影響尤其顯著。另外，直流泄漏問題還會影響LTE小信號帶內雜散指標。零中頻接收機上行鏈路的零中頻調制器自身帶有直流泄漏抑制功能，但其只能將直流泄漏抑制到_40dbm左右，這離上行底噪要求即-120dbm還有很大差距。
技術實現思路
本專利技術實施例提出了一種，以抑制零中頻接收機的直流泄漏。本專利技術實施例零中頻接收機的直流泄漏抑制方法，包括步驟:接收并抓取模數轉換芯片輸出的I/Q數據；對抓取的I路數據進行加和求平均運算，得到I路數據的直流校正差值，同時，對抓取的Q路數據進行加和求平均運算，得到Q路數據的直流校正差值；用從所述模數轉換芯片接收到的I路數據減去所述I路數據的直流校正差值，同時，用從所述模數轉換芯片接收到的Q路數據減去所述Q路數據的直流校正差值；將減去直流校正差值后的I路數據和Q路數據發送至FPGA芯片。優選地，所述步驟對抓取的I路數據進行加和求平均運算中的I路數據為有符號的I路數據，所述步驟對抓取的Q路數據進行加和求平均運算中的Q路數據為有符號的Q路數據。優選地，所述步驟抓取模數轉換芯片輸出的I/Q數據具體為:以64K為單位，分別對模數轉換芯片輸出的I路數據和Q路數據進行抓取；所述步驟對抓取的I路數據進行加和求平均運算具體為:依次對抓取的每64K的I路數據進行加和求平均；所述步驟對抓取的Q路數據進行加和求平均運算具體為:依次對抓取的每64K的Q路數據進行加和求平均。本專利技術實施例零中頻接收機，其上行鏈路包括依次相連的濾波器、放大器、零中頻調制器、模數轉換芯片和FPGA芯片，以及與所述零中頻調制器相連的射頻本振，其特征在于，在所述數模轉換芯片與所述FPGA芯片之間還包括直流泄流校正模塊，所述直流泄漏校正模塊包括:I路數據接收模塊，用于接收所述模數轉換芯片輸出的I路數據；Q路數據接收模塊，用于接收所述模數轉換芯片輸出的Q路數據；I路信號抓取模塊，用于抓取所述I路數據接收模塊接收到的I路數據；Q路信號抓取模塊，用于抓取所述I路數據接收模塊接收到的Q路數據；I路差值計算模塊，用于對所述I路信號抓取模塊抓取的I路數據進行加和求平均，得到I路直流泄漏校正差值；Q路差值計算模塊，用于對所述Q路信號抓取模塊抓取的Q路數據進行加和求平均，得到Q路直流泄漏校正差值；I路直流泄漏校正模塊，用于將所述I路數據接收模塊接收到的I路數據減去所述I路差值計算模塊計算的I路直流泄漏校正差值，并將所得結果發送至所述FPGA芯片；Q路直流泄漏校正模塊，用于將所述Q路數據接收模塊接收到的Q路數據減去所述Q路差值計算模塊計算的Q路直流泄漏校正差值，并將所得結果發送至所述FPGA芯片。優選地，所述I路差值計算模塊用于對所述I路信號抓取模塊抓取的有符號的I路數據進行加和求平均；所述Q路差值計算模塊用于對所述Q路信號抓取模塊抓取的有符號的Q路數據進行加和求平均。優選地，所述I路信號抓取模塊和所述Q路信號抓取模塊分別以64K為單位對I路數據和Q路數據進行抓取；所述I路差值計算模塊依次對所述I路信號抓取模塊抓取的每64K的I路數據進行加和求平均；所述Q路差值計算模塊依次對所述Q路信號抓取模塊抓取的每64K的Q路數據進行加和求平均。優選地，所述直流泄漏校正模塊由所述FPGA芯片實現。本專利技術實施例，分別抓取數模轉換芯片輸出的I路數據和Q路數據，再分別計算抓取的I路數據和Q路的加和平均值，得到I路和Q路的直流泄漏校正差值，將接收到的I路數據和Q路數據分別減去各自的直流泄漏校正差值，既完成了 I/Q數據的直流泄漏校正。由于是根據接收到的數據來計算校正差值，再根據此校正差值對接收到的數據進行校正，因此本專利技術實施例的實時性強，且校正方法簡單有效。附圖說明圖1是本專利技術零中頻接收機直流泄漏抑制方法的流程示意圖；圖2是現有技術零中頻接收機的結構示意圖；圖3是本專利技術零中頻接收機的結構示意圖；圖4是本專利技術零中頻接收機中直流泄漏校正模塊的結構示意圖。具體實施方式抑制直流泄漏的實質校正直流泄漏。本專利技術實施例在零中頻調制器對信號進行了直流泄漏校正后，用一種簡單的方法，對信號又進行了一次直流泄漏校正。下面結合附圖與具體實施例詳細解釋本專利技術。本專利技術實施例零中頻接收機的直流泄漏抑制方法，如圖1所示，包括步驟:步驟1、接收并抓取模數轉換芯片輸出的I/Q(In_phase/Quadrature,同相正交)數據；步驟2、對抓取的I路數據進行加和求平均運算，得到I路數據的直流校正差值，同時，對抓取的Q路數據進行加和求平均運算，得到Q路數據的直流校正差值； 步驟3、用從所述模數轉換芯片接收到的I路數據減去所述I路數據的直流校正差值，同時，用從所述模數轉換芯片接收到的Q路數據減去所述Q路數據的直流校正差值；步驟4、將減去直流校正差值后的I路數據和Q路數據發送至FPGA芯片。由以上描述可知，I路數據和Q路數據的處理方法是一致的，在此以I路數據為代表，對上述步驟進行說明。模數轉換芯片輸出I路數據，本方法一邊持續實時接收I路數據，一邊對接收的I路數據進行抓取、加和求平均，用得到的直流泄漏校正差值對實時接收的I路數據進行校正，校正的具體方法即實時接收到的每個I路數據都減去I路直流泄漏校正差值。這樣，I路數據就得到了實時校正。作為一個優選的實施例，所述步驟2對抓取的I路數據進行加和求平均運算中的I路數據為有符號的I路數據，所述步驟2對抓取的Q路數據進行加和求平均運算中的Q路數據為有符號的Q路數據。步驟I進行抓取時，一次抓取的數據不宜過多也不宜太少。作為一個優選的實施例，以64K為單位，分別對模數轉換芯片輸出的I路數據和Q路數據進行抓取。相應地，步驟2也是以抓取的64K數據為一組，對其進行加和求平均運算。步驟3用直流泄漏校正差值對實時接收的數據進行校正時，每次使用的都是最新的直流泄漏校正差值。校正后的I/Q數據按照正常流向輸入至FPGA芯片的抽取模塊和并串轉換模塊。現有技術的零中頻接收機，如圖2所示，其上行鏈路包括依次相連的濾波器、放大器、零中頻調制器、模數轉換芯片和FPGA芯片，以及與所述零中頻調制器相連的射頻本振。本專利技術實施例零中頻接收機在現有技術零中頻接收機的結構基礎上，如圖3所示，增加了直流泄漏校正模塊，該模塊連接于模數轉換芯片與FPGA芯片之間，如圖4所示，其具體包括:I路數據接收模塊，用于接收所述模數轉換芯片輸出的I路數據；Q路數據接收模塊，用于接收所述模數轉換芯片輸出的Q路數據；I路信號抓取模塊，用于抓取所述I路數據接收模塊接收到的I路數據；Q路信號抓取模塊，用于抓取所述I路數據接收模塊接收到的Q路數據；I路差值計算模塊，用于對所述I路信號抓取模塊抓取的I路數據進行加和求平均，得到I路直流泄漏校正差值；Q路差值計算模塊，用于對所述Q路信號抓取模塊抓取的Q路數據進行加和求平均，得到Q路直流泄漏校正差值；I路直流泄漏校正模塊，用于將所述I路數據接收模塊接收到的I路數據減去所述I路差值計算模塊計算的I本文檔來自技高網...

【技術保護點】
一種零中頻接收機的直流泄漏抑制方法，其特征在于，包括步驟：接收并抓取模數轉換芯片輸出的I/Q數據；對抓取的I路數據進行加和求平均運算，得到I路數據的直流校正差值，對抓取的Q路數據進行加和求平均運算，得到Q路數據的直流校正差值；用從所述模數轉換芯片接收到的I路數據減去所述I路數據的直流校正差值，同時，用從所述模數轉換芯片接收到的Q路數據減去所述Q路數據的直流校正差值；將減去直流校正差值后的I路數據和Q路數據發送。

【技術特征摘要】
1.一種零中頻接收機的直流泄漏抑制方法，其特征在于，包括步驟: 接收并抓取模數轉換芯片輸出的I/Q數據； 對抓取的I路數據進行加和求平均運算，得到I路數據的直流校正差值，對抓取的Q路數據進行加和求平均運算，得到Q路數據的直流校正差值； 用從所述模數轉換芯片接收到的I路數據減去所述I路數據的直流校正差值，同時，用從所述模數轉換芯片接收到的Q路數據減去所述Q路數據的直流校正差值； 將減去直流校正差值后的I路數據和Q路數據發送。2.根據權利要求1所述的零中頻接收機的直流泄漏抑制方法，其特征在于，對抓取的I路數據進行加和求平均運算中的I路數據為有符號的I路數據，對抓取的Q路數據進行加和求平均運算中的Q路數據為有符號的Q路數據。3.根據權利要求1或2所述的零中頻接收機的直流泄流抑制方法，其特征在于， 抓取模數轉換芯片輸出的I/Q數據具體為:以64K為單位，分別對模數轉換芯片輸出的I路數據和Q路數據進行抓取； 對抓取的I路數據進行加和求平均運算具體為:依次對抓取的每64K的I路數據進行加和求平均； 對抓取的Q路數據進行加和求平均運 算具體為:依次對抓取的每64K的Q路數據進行加和求平均。4.一種零中頻接收機，其上行鏈路包括依次相連的濾波器、放大器、零中頻調制器、模數轉換芯片和FPGA芯片，以及與所述零中頻調制器相連的射頻本振，其特征在于，在所述數模轉換芯片與所述FPGA芯片之間還包括直流泄流校正模塊，所述直流泄漏校正模塊包括: I路數據接收模塊，用于接收所述模數轉換芯片輸出的I路數據； Q路數據接收模塊，用于接...

【專利技術屬性】
技術研發人員：龔賀，張嘉鵬，
申請(專利權)人：京信通信系統中國有限公司，
類型：發明
國別省市：