互連結構制造方法技術

本發(fā)明專利技術提供一種互連結構制造方法，先在層間介質層中刻蝕金屬布線溝槽，然后對金屬布線溝槽銅電鍍完成后去掉層間介質層再沉積低K介質層，避免了現有技術的金屬布線工藝中金屬布線溝槽刻蝕時造成的兩側低k介質損傷，以及防止對金屬布線溝槽銅電鍍時，使用Ta/TaN等阻擋籽晶層而造成的金屬布線溝槽的底部低k介質層損傷，進而確保了銅布線的最終形貌并避免器件漏電的可能性，從而獲得較好的銅填充性能，提高金屬布線質量以及器件的可靠性和電學性能。

【技術實現步驟摘要】

本專利技術涉及半導體制造領域，尤其涉及一種。
技術介紹
后段(BEOL,backend of the line technology)工藝是指有源器件(如晶體管)與金屬連線互連時的芯片制造階段。在90nm及其以下節(jié)點集成電路制造工藝中，通常采用Cu-CMP的大馬士革鑲嵌工藝(damascenes process)來制造金屬布線,一般形成單鑲嵌結構和雙鑲嵌結構，單鑲嵌結構通常僅把單層金屬布線的制造方式由傳統(tǒng)的“金屬刻蝕+介電層填充”改為“介電層刻蝕+金屬填充”，雙鑲嵌結構通常通過通孔和金屬布線結合在一起，只需要已到金屬填充步驟，可簡化制程，多用于多層互連結構的制造。現有技術中，為了適應器件尺寸的縮小和器件性能的要求，無論是采用單鑲嵌結構還是雙鑲嵌結構，如圖1所示，一般是在低K介電層100中采用等離子體干法刻蝕工藝形成金屬布線溝槽102，然后在布線溝槽102中進行銅電鍍工藝以填充銅，并通過化學機械拋光工藝將填充的銅磨平到低K介電層100的表面，這樣就形成了金屬布線，該技術使用Cu取代傳統(tǒng)的Al，可大幅度地減少連線電阻；使用低k介質(指介電常數較低<3.2)的材料取代傳統(tǒng)的SiO2作為層間絕緣，可在不降低布線密度的條件下，有效地減小互連電容值及RC延遲，使芯片工作速度加快、功耗降低。為了讓器件獲得好的集成度和可靠性，金屬布線溝槽104的側壁必須筆直或者接近筆直，然而，如圖1所示，由于低K介質的機械性能較弱，在低K介電層100中采用等離子體干法刻蝕工藝形成時，等離子體會在金屬布線溝槽的側壁產生低k介質層損傷101 ;而為了改善金屬布線的銅填充的抗電遷移性、粘附性和其它表面特性，一般會在對所述金屬布線溝槽102進行銅電鍍之前，通過Ta/TaN物理氣相沉積工藝在所述金屬布線溝槽102的外表面形成內阻擋層和籽晶層(barrier/seed layer) 103, Ta/TaN高能量攻擊效應會使得金屬布線溝槽102的底部低k介質層100外形輪廓受損(如圖中104所示)，降低金屬布線質量，可能造成器件短路、斷路以及寄生電容問題，影響器件的可靠性和電學性能。
技術實現思路
本專利技術的目的在于提供一種，能避免金屬布線溝槽刻蝕時其兩側的低k介質損傷，以及避免在對金屬布線溝槽銅電鍍時，Ta/TaN等阻擋籽晶層造成的金屬布線溝槽的底部低k介質層損傷，提高金屬布線質量以及器件的可靠性和電學性能。為解決上述問題，本專利技術提出一種，包括如下步驟:提供半導體襯底，所述半導體襯底包括介電層以及位于所述介電層上方的阻擋層；在所述半導體襯底上依次形成層間介質層和掩膜層；以所述掩膜層為掩膜，刻蝕所述層間介質層形成金屬布線溝槽；移除所述掩膜層，對所述金屬布線溝槽進行銅電鍍并進行化學機械研磨使其平坦化，形成填滿所述金屬布線溝槽的銅填充；移除所述層間介質層，并對暴露出來的銅填充進行表面處理；在所述半導體襯底上沉積低K介質層，并化學機械平坦化所述低K介質層以暴露出所述銅填充頂部；在所述低K介質層和所述銅填充上方形成覆蓋層，形成金屬布線結構。進一步的，所述阻擋層包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一種或幾種。進一步的，當所述金屬布線結構為第二及以上金屬布線層時，所述介電層為低K介質材料。進一步的，刻蝕所述層間介質層形成金屬布線溝槽之前或之后，形成貫穿所述阻擋層和介電層的通孔。進一步的，對所述金屬布線溝槽進行銅電鍍的同時向所述通孔中填充銅。進一步的，當所述金屬布線結構為第一金屬布線層時，所述介電層為氧化硅、氮化硅或氮氧化硅。進一步的，當所述金屬布線結構為第一金屬布線層時，所述半導體襯底還包括位于所述介電層的接觸孔中的連接前段工藝結構和所述金屬布線結構的鎢填充。進一步的，所述低K介質層包括非多孔性摻雜二氧化硅、非多孔性有機聚合物、多孔性摻雜二氧化硅及多孔性有機聚合物的的一種或多種。進一步的，所述層間介質層包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一種或幾種進一步的，所述掩膜層為金屬硬掩膜層或有機材料掩膜層。進一步的，所述金屬硬掩膜層為TiN或TaN。進一步的，移除所述掩膜層后，對所述金屬布線溝槽進行銅電鍍之前，還包括:通過物理氣相沉積工藝在所述金屬布線溝槽的外表面形成內阻擋層和籽晶層。進一步的，對暴露出來的銅填充進行表面處理時，還包括:在所述銅填充表面形成表面鈍化層。進一步的，在形成所述銅填充之后進行熱處理。與現有技術相比，本專利技術所提供的，先在所述層間介質層中刻蝕金屬布線溝槽，然后對金屬布線溝槽銅電鍍完成后去掉層間介質層再沉積所述低K介質層，避免了現有技術的金屬布線工藝中金屬布線溝槽刻蝕時造成的兩側低k介質損傷，以及對金屬布線溝槽銅電鍍時，使用Ta/TaN等內阻擋層和籽晶層造成金屬布線溝槽底部低k介質層損傷，從而確保了銅布線的最終形貌并避免器件漏電的可能性，獲得較好的銅填充性能，提高金屬布線質量以及器件的可靠性和電學性能。附圖說明圖1是現有技術的金屬布線溝槽刻蝕及銅電鍍后對應的器件的剖面示意圖；圖2是本專利技術一實施例的的流程圖；圖3A至3G是本專利技術一實施例的中各步驟對應的器件的剖面結構示意圖。具體實施例方式以下結合附圖和具體實施例對本專利技術提出的作進一步詳細說明。如圖2所示，本專利技術提出一種，包括如下步驟:SI，提供半導體襯底，所述半導體襯底包括介電層以及位于所述介電層上方的阻擋層；S2，在所述半導體襯底上依次形成層間介質層和掩膜層；S3，以所述掩膜層為掩膜，刻蝕所述層間介質層形成金屬布線溝槽；S4，移除所述掩膜層，對所述金屬布線溝槽進行銅電鍍并進行化學機械研磨使其平坦化，形成填滿所述金屬布線溝槽的銅填充；S5，移除所述層間介質層，并對暴露出來的銅填充進行表面處理；S6，在所述半導體襯底上沉積低K介質層，并化學機械平坦化所述低K介質層以暴露出所述銅填充頂部；S7，在所述低K介質層和所述銅填充上方形成覆蓋層，形成金屬布線結構。下面結合附圖2中的步驟SI至S7和附圖3A至3G對本專利技術提出的作進一步詳細說明。首先，請參考圖3A，步驟SI中提供的半導體襯底300包括介電層301以及位于所述介電層301的阻擋層303。在制作某些基于接觸孔或接觸插塞的第一層金屬互連層結構Ml時，提供的半導體襯底的介電層為氧化硅、氮化硅或氮氧化硅，所述半導體襯底還包括連接前段工藝結構和所述互連結構的鎢填充接觸通孔，前段工藝結構主要是指由半導體前段工藝(FEOL, frontend of the line technology)制得的有源器件結構，如晶體管的制造工藝。在多層互連結構中，制作第二及以上金屬布線層，所述半導體襯底300 —般為連接前一層金屬布線結構的通孔層，所述介電層301 —般為低K介質材料，需要在后續(xù)工藝中形成貫穿所述介電層301和阻擋層303的通孔(如圖3C中302所示)，該通孔與步驟S3中形成的金屬布線槽對準，以在步驟S4中向金屬布線槽進行電鍍銅的同時向該通孔中填充銅，用于導通后續(xù)形成的各層金屬布線結構。該通孔的形成可以在步驟SI和S2之間形成，即直接刻蝕半導體襯底300形成；也可以在步驟S3形成金屬布線溝槽之后，如圖3C所示，進一步刻蝕金屬布線溝槽下方的半導體襯底形成，當然也可以一步同時形成。對于前種情況，可以在通孔形成后向其內填充銅，也可以在步驟S本文檔來自技高網...

【技術保護點】
一種互連結構制造方法，其特征在于，包括：提供半導體襯底，所述半導體襯底包括介電層以及位于所述介電層上方的阻擋層；在所述半導體襯底上依次形成層間介質層和掩膜層；以所述掩膜層為掩膜，刻蝕所述層間介質層形成金屬布線溝槽；移除所述掩膜層，對所述金屬布線溝槽進行銅電鍍并進行化學機械研磨使其平坦化，形成填滿所述金屬布線溝槽的銅填充；移除所述層間介質層，并對暴露出來的銅填充進行表面處理；在所述半導體襯底上沉積低K介質層，并化學機械平坦化所述低K介質層以暴露出所述銅填充頂部；在所述低K介質層和所述銅填充上方形成覆蓋層，形成金屬布線結構。

【技術特征摘要】
1.一種互連結構制造方法，其特征在于，包括: 提供半導體襯底，所述半導體襯底包括介電層以及位于所述介電層上方的阻擋層； 在所述半導體襯底上依次形成層間介質層和掩膜層； 以所述掩膜層為掩膜，刻蝕所述層間介質層形成金屬布線溝槽； 移除所述掩膜層，對所述金屬布線溝槽進行銅電鍍并進行化學機械研磨使其平坦化，形成填滿所述金屬布線溝槽的銅填充； 移除所述層間介質層，并對暴露出來的銅填充進行表面處理； 在所述半導體襯底上沉積低K介質層，并化學機械平坦化所述低K介質層以暴露出所述銅填充頂部； 在所述低K介質層和所述銅填充上方形成覆蓋層，形成金屬布線結構。2.按權利要求1所述的互連結構制造方法，其特征在于，所述阻擋層包括氧化硅、氮化硅、碳化硅、碳氮化硅及氮氧化硅一種或幾種。3.按權利要求1所述的互連結構制造方法，其特征在于，當所述金屬布線結構為第二及以上金屬布線層時，所述介電層為低K介質材料。4.按權利要求3所述的互連結構制造方法，其特征在于，刻蝕所述層間介質層形成金屬布線溝槽之前或之后，形成貫穿所述阻擋層和介電層的通孔。5.按權利要求4所述的互連結構制造方法，其特征在于，對所述金屬布線溝槽進行銅電鍍的同時向所述通孔中填充銅。6.按權利要求1所述的互連結構制造方法，其特征在于，當所述金屬布線結...

【專利技術屬性】
技術研發(fā)人員：王冬江，張海洋，
申請(專利權)人：中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：