硅通孔的形成方法技術(shù)

一種硅通孔的形成方法，包括：提供硅襯底，所述硅襯底上形成有層間介質(zhì)層和貫穿所述層間介質(zhì)層、且底部位于硅襯底中的通孔；形成覆蓋所述通孔底部、側(cè)壁及層間介質(zhì)層的停止層；向所述通孔填充保護(hù)層，所述保護(hù)層填滿通孔；平坦化所述覆蓋層間介質(zhì)層的停止層，直至剩余部分停止層；去除所述通孔中的保護(hù)層；向所述通孔中填充導(dǎo)電材料；通過CMP去除所述剩余部分停止層及剩余部分停止層中的導(dǎo)電材料，直至露出層間介質(zhì)層。本發(fā)明專利技術(shù)硅通孔的形成方法可改善所形成的硅通孔的性能。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及半導(dǎo)體制造領(lǐng)域,具體地,本專利技術(shù)涉及一種娃通孔(Through SiliconVia ；TSV)的形成方法。
技術(shù)介紹
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件為了達(dá)到更快的運(yùn)算速度、更大的資料存儲(chǔ)量以及更多的功能，半導(dǎo)體芯片向更高集成度方向發(fā)展。而半導(dǎo)體芯片的集成度越高，半導(dǎo)體器件的特征尺寸(⑶，Critical Dimension)越小。三維集成電路是利用先進(jìn)的晶片堆疊技術(shù)制備而成，其是將具不同功能的芯片堆疊成具有三維結(jié)構(gòu)的集成電路(IC)。相較于二維結(jié)構(gòu)的集成電路三維集成電路的堆疊技術(shù)不僅可使三維集成電路信息號(hào)傳遞路徑縮短，更讓三維集成電路的運(yùn)作速度加快，且具低耗電的表現(xiàn)。TSV技術(shù)是新一代使堆疊的芯片能夠互連的堆疊技術(shù)，TSV技術(shù)讓集成電路中芯片間的信號(hào)傳遞路徑更短，因此三維集成電路的運(yùn)作性能會(huì)更加快速，且由于沒有堆疊芯片數(shù)目的限制，使TSV技術(shù)成為目前熱門的關(guān)鍵技術(shù)之一。參考圖1至圖4，示出了現(xiàn)有TSV技術(shù)中。如圖1所示，首先在硅襯底101上形成多個(gè)MOS管102，形成覆蓋所述MOS管102的層間介質(zhì)層103，形成貫穿所述層間介質(zhì)層103、底部位于硅襯底101中的通孔104。接著，如圖2所示，在所述通孔104的底部和側(cè)壁上、以及層間介質(zhì)層103上沉積氧化硅材料，形成氧化硅層105。隨后，如圖3所示，向所述通孔104中填充銅材料，直至填滿所述通孔104，并繼續(xù)在氧化硅層105上沉積銅材料，形成填充于所述通孔104且覆蓋所述氧化硅層105的銅層106。最后，如圖4所示，通過CMP工藝去除位于層間介質(zhì)層103上的多余的氧化硅層105、銅層106。現(xiàn)有技術(shù)中，所述氧化硅層105用于使銅層106與硅襯底101絕緣，所述氧化硅層105的厚度在1000 2000 A的范圍內(nèi)。在利用次常壓化學(xué)氣相沉積(Sub-AtmosphericChemical Vapor, SACVD)方法沉積氧化娃層105時(shí),沉積在通孔104兩側(cè)層間介質(zhì)層103上多余的氧化硅層105厚度達(dá)4000 6000 A,導(dǎo)致通過CMP工藝去除氧化硅層105所需的時(shí)間較長(zhǎng)。在通過CMP工藝去除多余的銅層106和氧化硅層105時(shí)，由于CMP對(duì)氧化硅層105的去除速率大于對(duì)銅層106的去除速率，因此，當(dāng)位于層間介質(zhì)層103上的氧化硅層105通過CMP工藝完全去除后,銅層106的表面仍高于層間介質(zhì)層103的表面,從而形成了凸起，影響了所形成的硅通孔的性能。在公開號(hào)為CN101924096A的中國(guó)專利申請(qǐng)中可以發(fā)現(xiàn)更多關(guān)于現(xiàn)有的。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)解決的問題是提供一種，改善所形成的硅通孔的性能。為解決上述問題，本專利技術(shù)提供了一種，包括:提供硅襯底，所述硅襯底上形成有層間介質(zhì)層和貫穿所述層間介質(zhì)層、且底部位于硅襯底中的通孔；形成覆蓋所述通孔底部、側(cè)壁及層間介質(zhì)層的停止層；向所述通孔填充保護(hù)層，所述保護(hù)層填滿通孔；平坦化所述覆蓋層間介質(zhì)層的停止層，直至剩余部分停止層；去除所述通孔中的保護(hù)層；向所述通孔中填充導(dǎo)電材料，通過CMP去除所述剩余部分停止層及剩余部分停止層中的導(dǎo)電材料，直至露出層間介質(zhì)層。可選的，所述停止層的材質(zhì)為氧化硅。可選的，所述停止層通過次常壓化學(xué)氣相沉積的方法形成。可選的，覆蓋所述通孔側(cè)壁的停止層的厚度在1000 2000 A的范圍內(nèi)。可選的，所述覆蓋層間介質(zhì)層的停止層采用含有氧化硅的研磨劑平坦化。可選的，所述剩余部分停止層的厚度在300 600 A范圍內(nèi)。可選的，所述停止層依次包括覆蓋所述通孔底部、側(cè)壁及層間介質(zhì)層的阻擋層和覆蓋所述阻擋層的絕緣層。可選的，所述阻擋層的厚度在200 400 A范圍內(nèi)。可選的，所述阻擋層的材質(zhì)為氮化鈦或氮化鉭。可選的，所述絕緣層的材質(zhì)為氧化硅。可選的，所述絕緣層通過次常壓化學(xué)氣相沉積的方法形成。可選的，覆蓋所述通孔側(cè)壁阻擋層的絕緣層的厚度在1000 2000 A的范圍內(nèi)。可選的，所述平坦化覆蓋層間介質(zhì)層的停止層包括平坦化覆蓋阻擋層的絕緣層，所述絕緣層采用含有氧化硅的研磨劑平坦化。可選的，所述保護(hù)層的材質(zhì)為光刻膠或BARC。可選的，所述保護(hù)層采用灰化工藝去除。可選的，所述導(dǎo)電材料的材質(zhì)為銅或鎢。與現(xiàn)有技術(shù)相比，本專利技術(shù)具有以下優(yōu)點(diǎn):在向硅通孔中填充導(dǎo)電材料之前，平坦化位于層間介質(zhì)層上的停止層，以去除部分停止層，減小通孔位置處形成凸起的問題，進(jìn)而改善了所形成硅通孔的性能。附圖說明圖1 圖4是現(xiàn)有技術(shù)硅通孔形成方法所形成的一硅通孔實(shí)施例的側(cè)面示意圖；圖5是本專利技術(shù)硅通孔形成方法一實(shí)施方式的流程示意圖；圖6 圖12是本專利技術(shù)硅通孔形成方法所形成的一硅通孔的實(shí)施例的側(cè)面示意圖；圖13 圖20是本專利技術(shù)硅通孔形成方法所形成的又一硅通孔的實(shí)施例的側(cè)面示意圖。具體實(shí)施例方式在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本專利技術(shù)。但是本專利技術(shù)能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本專利技術(shù)內(nèi)涵的情況下做類似推廣，因此本專利技術(shù)不受下面公開的具體實(shí)施的限制。其次，本專利技術(shù)利用示意圖進(jìn)行詳細(xì)描述，在詳述本專利技術(shù)實(shí)施例時(shí)，為便于說明，所述示意圖只是實(shí)例，其在此不應(yīng)限制本專利技術(shù)保護(hù)的范圍。參考圖5，示出了本專利技術(shù)硅通孔形成方法一實(shí)施方式的流程示意圖，所述方法大致包括以下步驟:步驟SI，提供硅襯底，所述硅襯底上形成有層間介質(zhì)層和貫穿所述層間介質(zhì)層、且底部位于硅襯底中的通孔；步驟S2，形成覆蓋所述通孔底部、側(cè)壁及層間介質(zhì)層的停止層；步驟S3，向所述通孔填充保護(hù)層，所述保護(hù)層填滿通孔；步驟S4，平坦化所述覆蓋層間介質(zhì)層的停止層，直至剩余部分停止層；步驟S5，去除所述通孔中的保護(hù)層；步驟S6，向所述通孔中填充導(dǎo)電材料；步驟S7，通過CMP去除所述剩余部分停止層及剩余部分停止層中的導(dǎo)電材料，直至露出層間介質(zhì)層。下面結(jié)合附圖和具體實(shí)施例進(jìn)一步描述本專利技術(shù)的技術(shù)方案。參考圖6至圖12示出了本專利技術(shù)硅通孔形成方法所形成的一硅通孔的實(shí)施例的側(cè)面示意圖。參考圖6，提供硅襯底201，在硅襯底201上形成多個(gè)晶體管202，所述硅襯底201上形成有層間介質(zhì)層203和貫穿所述層間介質(zhì)層203、且底部位于硅襯底201中的通孔204。所述晶體管202可通過插塞與后續(xù)形成的層間介質(zhì)層203上的半導(dǎo)體器件相連接，本實(shí)施例中，所述層間介質(zhì)層203的材質(zhì)為氧化硅。參考圖7，形成覆蓋所述通孔204底部、側(cè)壁及層間介質(zhì)層203的停止層205，所述停止層205為絕緣材料。在具體的實(shí)施例中，所述停止層205的材質(zhì)為氧化硅，覆蓋所述通孔204側(cè)壁的停止層205厚度在1000 2000 A的范圍內(nèi)，通常采用次常壓化學(xué)氣相沉積(SACVD)的方法形成。參考圖8，向所述通孔204填充保護(hù)層208，所述保護(hù)層208填滿通孔204，以保護(hù)通孔204側(cè)壁上停止層205不受后續(xù)工藝影響。在具體的實(shí)施例中，所述保護(hù)層208的材質(zhì)為光刻膠。在其它實(shí)施例中，上述保護(hù)層208的材質(zhì)還可為底部抗反射涂層(BottomAnt1-Reflect Coating, BARC)。參考圖9，采用含有氧化硅的研磨劑平坦化覆蓋所述層間介質(zhì)層203的停止層205，直至剩余部分停止層205。位于層間介質(zhì)層203上剩余部分停止層205的厚度在300 600 A的范圍內(nèi)，以避免所述晶體管202上銅/鎢插塞在本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種硅通孔的形成方法，其特征在于，包括：提供硅襯底，所述硅襯底上形成有層間介質(zhì)層和貫穿所述層間介質(zhì)層、且底部位于硅襯底中的通孔；形成覆蓋所述通孔底部、側(cè)壁及層間介質(zhì)層的停止層；向所述通孔填充保護(hù)層，所述保護(hù)層填滿通孔；平坦化所述覆蓋層間介質(zhì)層的停止層，直至剩余部分停止層；去除所述通孔中的保護(hù)層；向所述通孔中填充導(dǎo)電材料；通過CMP去除所述剩余部分停止層及剩余部分停止層中的導(dǎo)電材料，直至露出層間介質(zhì)層。

【技術(shù)特征摘要】
1.一種硅通孔的形成方法，其特征在于，包括: 提供硅襯底，所述硅襯底上形成有層間介質(zhì)層和貫穿所述層間介質(zhì)層、且底部位于硅襯底中的通孔； 形成覆蓋所述通孔底部、側(cè)壁及層間介質(zhì)層的停止層； 向所述通孔填充保護(hù)層，所述保護(hù)層填滿通孔； 平坦化所述覆蓋層間介質(zhì)層的停止層，直至剩余部分停止層； 去除所述通孔中的保護(hù)層； 向所述通孔中填充導(dǎo)電材料； 通過CMP去除所述剩余部分停止層及剩余部分停止層中的導(dǎo)電材料，直至露出層間介質(zhì)層。2.按權(quán)利要求1所述的硅通孔的形成方法，其特征在于，所述停止層的材質(zhì)為氧化硅。3.按權(quán)利要求2所述的硅通孔的形成方法，其特征在于，所述停止層通過次常壓化學(xué)氣相沉積的方法形成。4.按權(quán)利要求2所述的硅通孔的形成方法，其特征在于，覆蓋所述通孔側(cè)壁的停止層的厚度在1000 2000 A的范圍內(nèi)。5.按權(quán)利要求2所述的硅通孔的形成方法，其特征在于，所述覆蓋層間介質(zhì)層的停止層采用含有氧化硅的研磨劑平坦化。6.按權(quán)利要求2所述的硅通孔的形成方法，其特征在于，所述剩余部分停止層的厚度在300 600 A范圍內(nèi)。7.按權(quán)利要求1所述的硅通孔的形成方法，其特征...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：蔣莉，
申請(qǐng)(專利權(quán))人：中芯國(guó)際集成電路制造上海有限公司，
類型：發(fā)明
國(guó)別省市：