一種測試接入點設備制造技術

本實用新型專利技術提供一種測試接入點設備。本實用新型專利技術解決的問題是：通過判斷接口的類型，自動識別端口類型，并根據端口類型選擇輸入輸出端是否進行自適應均衡，預加重以及時鐘恢復等操作，一方面簡化了系統的使用，另一方面也可以節省功耗，達到節能減排的目的；此外，通過數據通路的切換，還可以節省數據傳輸延遲。?（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術屬于網絡
，特別的，屬于測試接入點設備。
技術介紹
測試接入點(TAP, Test Access Point)設備是一種流量接入管理的網絡設備,用于對高速以太網流量的數據監聽和轉發。近年來，隨著數據中心和云計算，網絡安全等方面的應用，對于高性能TAP設備提出了新的要求。傳統的TAP多基于分光器與信號再生的方案，由于不能支持數據中心常用的SFP屏蔽銅纜(SFP direct attached twist pair)導致整體系統成本偏高。但是由于銅纜的衰減較大，支持銅纜必須加入預加重和均衡電路。由于預加重和均衡電路屬于高速模擬電路，其參數多調整復雜，不適合設備維護人員進行調整，因此，有必要提出一種方案來滿足用戶快速簡單配置參數的需求，并提高系統性能，降低功耗。
技術實現思路
本技術提供了一種測試接入點設備，包括輸入SFP+插槽、輸入電路、流量復制電路、多個輸出電路、電源電路、輸出SFP+插槽和控制電路等，所述的輸入電路包括自適應均衡器和第一直通通路的數據通路切換器；所述的輸出電路包括輸出預加重電路和第二直通通路的數據通路切換器。所述的測試接入點設備，其中所述輸入電路的自適應均衡器包括一輸入端小信號放大器、多個級聯的傳輸延遲線、多個連接在傳輸延遲線輸出端的可變增益放大器、一累加器、一時鐘恢復單元、多個級聯的觸發器、多個連接在觸發器輸出端的可變增益放大器以及一 DEF輸出緩沖器，所 述第一直通通路的數據通路切換器耦合至所述DFE輸出緩沖器以及所述輸入端小信號放大器的輸出端。所述的測試接入點設備，其中所述流量復制電路包括多個級聯的高速數據緩沖器構成，將輸入端口的IOG數據流復制到多個輸出端口上。所述的測試接入點設備，其中所述流量復制電路工作在IOGbps速率上。所述的測試接入點設備，其中所述輸出電路的輸出預加重電路包括一輸入均衡器、一時鐘數據恢復電路、多個寄存器、多個乘法器、多個級聯的加法器以及一輸出端多路復用器，所述輸出端多路復用器耦合于所述輸入均衡器的輸出端上以及所述多個級聯的加法器的最后一級加法器的輸出端上。所述的測試接入點設備，其中控制電路包括微處理器和周邊電路，所述周邊電路包括隨機訪問存儲器、只讀存儲器、以太網接口和相應的以太網控制器芯片。附圖說明圖1為本技術的TAP的結構框圖圖2為本技術的輸入電路的結構圖圖3為本技術的輸出電路的結構圖圖4為本技術的SFP光模塊的I2C存儲器地址映射結構圖圖5為本技術的自動調整方法流程圖具體實施方式圖1顯示了本技術TAP的結構。TAP由輸入SFP+插槽101，輸入電路102，流量復制電路103，多個輸出電路104，電源電路106，輸出SFP+插槽105以及和控制電路107等部分構成。輸入SFP+插槽101為符合SFP+規范的標準兼容光模塊插槽。SFP+插槽101可以兼容1310，850的IOGb光模塊，以及符合SPF+標準的無源或者有源銅纜。符合SFP+特性的光模塊或者SFP+銅纜接入到輸入SFP+插槽101中，輸入的數據流被完整的復制到其他的多個復制端口 SFP+插槽105上去。流量復制電路103由多個級聯的高速數據緩沖器構成，將輸入端口的IOG數據流復制到多個輸出端口上。為了降低傳輸延遲。所有電路工作在IOGbps速率上。輸出電路104由多個驅動SFP+的驅動器組成。輸出電路的驅動器中也可以包括時鐘數據恢復電路。時鐘數據恢復電路用來對數據流進行再次采樣，從而消除確定性抖動。輸出電路還包括3階預加重輸出電路，用于驅動符合IOGE標準的銅纜。電源電路106包括輸入的AC (IlOv or 220v)或者DC (_48v)電路轉變成低壓的直流電源，例如12v。再通過一系列電源管理芯片轉變成高速芯片供電的3. 3v或者2. 5v等低壓供電。控制電路107由微處理器和周邊電路構成。典型的，微處理器可以采用基于ARM內核的嵌入式處理器，或者基于powerpc內核的嵌入式處理器。隨機訪問存儲器(RAM)掛接在微處理器的存儲器端口上，作為運行時程序和數據的存儲單元，典型的，RAM可以采用DDR2(double data rate2)或者 DDR3 (double data rate3)芯片顆粒。只讀存儲器(ROM)掛接在微處理器的地址映射接口上，作為微處理器數據和程序的存儲單元和啟動時程序載入單元，典型的，ROM可以采用NOR FLASH芯片或者是NAND FLASH芯片來構成。以太網接口和相應的以太網控制器芯片作為和外部控制的接口。部分微處理器集成了以太網控制器，則系統中沒有單獨的以太網控制器芯片。以太網接口為標準的RJ45接口，支持百兆或者千兆網絡。控制電路運行嵌入式操作系統，例如linux。控制電路通過SNMP協議和主機進行通訊，接收主機發送的配置指令，調整TAP的端口輸出等參數。控制電路通過控制總線，例如I2C，PCIE(PCI express)，或者是地址映射的局部地址總線(local bus)來和流量復制電路進行通訊，控制輸入端口的選擇，復制端口的打開以及各種參數的配置。控制電路通過I2C電路連接至多個輸入SFP+插槽101以及多個輸出SFP+插槽105，并通過I2C總線來訪問插入SFP+的模塊的內部存儲器空間。圖2顯示的是輸入電路的結構。由輸入端小信號放大器201，多個級聯的傳輸延遲線202，多個連接在傳輸延遲線202輸出端的可變增益放大器203，累加器204，時鐘恢復單元208，多個級聯的觸發器206，多個連接在觸發器206輸出端的可變增益放大器205，DEF輸出緩沖器207以及輸出端數據通路切換器209構成。輸入電路的主要部分由自適應反饋決策均衡器(DFE, decision feedback equalizer)構成,通過多級的反饋來消除碼間干擾(ISI, inter symbol interference),達到消除線路抖動,提高信號質量的效果。內置的信號調整模塊，根據計算出來的眼圖來進行誤碼統計，以獲得最佳接收端眼圖效果。IOGbps的串行數據從輸入端管腳輸入后，進入小信號限幅放大器201進行放大。放大后的信號分3路傳遞，一路輸入至自適應DFE電路的第一級的多個延遲線單元202，一路輸出至可變增益放大器203，另一路輸入至輸出選擇器209。自適應DFE電路工作原理如下輸入信號經過多個延遲線單元202的延遲后，產生多個相位的信號抽頭，并輸入至多個可變增益放大器203進行信號放大處理。多個可變增益放大器的輸出至累加器204進行求和計算，并將輸出結果至時鐘恢復單元208 (CRU, clock recovery unit)進行時鐘信號的提取和數據重定時(retiming)。時鐘恢復單元208輸出經過重定時的數據以及提取的串行時鐘至多個級聯的觸發器206,并從每個觸發器206的輸出進行抽頭,輸入至多個可變增益放大器205,放大后的信號疊加至累加器204。DFE電路的輸出信號取自最后一級觸發器206的輸出，并經過信號驅動緩沖器207放大后輸出至選擇器209。輸出選擇器在經過自適應DFE電路處理過的信號和經過小信號放大器201放大過的原始信號之間進行選擇。在自適應邏輯判斷輸入為銅纜，不需要進行DFE操作時，通過輸本文檔來自技高網...

【技術保護點】
一種測試接入點設備，包括輸入SFP+插槽、輸入電路、流量復制電路、多個輸出電路、電源電路、輸出SFP+插槽和控制電路等，其特征在于，所述的輸入電路包括自適應均衡器和第一直通通路的數據通路切換器；所述的輸出電路包括輸出預加重電路和第二直通通路的數據通路切換器。

【技術特征摘要】
1.一種測試接入點設備，包括輸入SFP+插槽、輸入電路、流量復制電路、多個輸出電路、電源電路、輸出SFP+插槽和控制電路等，其特征在于，所述的輸入電路包括自適應均衡器和第一直通通路的數據通路切換器；所述的輸出電路包括輸出預加重電路和第二直通通路的數據通路切換器。2.如權利要求1所述的測試接入點設備，其中所述輸入電路的自適應均衡器包括一輸入端小信號放大器、多個級聯的傳輸延遲線、多個連接在傳輸延遲線輸出端的可變增益放大器、一累加器、一時鐘恢復單元、多個級聯的觸發器、多個連接在觸發器輸出端的可變增益放大器以及一 DEF輸出緩沖器，所述第一直通通路的數據通路切換器耦合至所述DFE輸出緩沖器以及所述輸入端小信號放大器的輸出端。3.如權利要...

【專利技術屬性】
技術研發人員：李彧，許迎春，苗澎，沈文博，陳祝清，
申請(專利權)人：南京英飛諾網絡科技有限公司，
類型：實用新型
國別省市：