阻變存儲裝置、布局結構及其感測電路制造方法及圖紙

本發明專利技術提供一種阻變存儲裝置、布局結構及其感測電路。所述阻變存儲裝置包括多個存儲區，每個存儲區包括耦接至多個字線的主存儲器單元陣列、以及耦接至多個參考字線的參考存儲器單元陣列。所述存儲區中每個都與相鄰的存儲區共享位線驅動器/吸收器。

【技術實現步驟摘要】

本專利技術總體而言涉及一種半導體存儲裝置，更具體而言，涉及ー種阻變存儲裝置、布局結構、及其感測電路。
技術介紹
在讀取操作期間，可以通過感測流經阻變存儲裝置的存儲器単元的電流來讀取儲存在阻變存儲裝置中的數據。阻變存儲裝置可以包括相變隨機存取存儲器(PCRAM)、磁隨機存取存儲器(MRAM)、阻變隨機存取存儲器(ReRAM)等。各個存儲裝置的操作原理彼此不同。然而，讀取操作可以理解為 是以相同方式執行的。圖1說明ー種已知的阻變存儲裝置。參見圖1，阻變存儲裝置10包括存儲器單元陣列101、行地址譯碼器103、列地址譯碼器105、第一列選擇器107、第二列選擇器109、位線驅動器/吸收器111、源極線驅動器/吸收器113、以及感測電路115。存儲器單元陣列101包括耦接在多個位線/源極線BL/SL與多個字線WL之間的多個存儲器単元。行地址譯碼器103被配置為響應于外部地址來驅動字線。列地址譯碼器105被配置為響應于外部地址來驅動第一列選擇器107和第二列選擇器109。第一列選擇器107被配置為驅動位線。第二列選擇器109被配置為驅動源極線。位線驅動器/吸收器111被配置為將預定電壓施加至由第一列選擇器107驅動的位線。源極線驅動器/吸收器113被配置為將預定電壓施加至由第二列選擇器109驅動的源極線。當特定的存儲器単元被行地址譯碼器103所驅動的字線使能時，源極線與位線之間的電阻器根據所述存儲器単元的電阻狀態而具有高電平或低電平。在寫入操作期間，S卩，當寫入使能信號WE被使能成高電平而讀取使能信號RE被禁止成低電平時，諸如位線驅動器/吸收器111和源極線驅動器/吸收器113的寫入電路根據從外部提供的數據DATA而操作，以驅動選中的位線和源極線。根據所述操作而選中的存儲器單元的電阻變為高水平或低水平。在讀取操作期間，即，當寫入使能信號WE被使能成低電平而讀取使能信號RE被禁止成高電平時，諸如位線驅動器/吸收器111和源極線驅動器/吸收器113的寫入電路被去激活，而感測電路115被激活。然后，源極線耦接至接地端子，且位線耦接至感測電路115中所包括的感測單元1151的感測節點Vc。感測電路115通過使用鉗位電壓VCLAMP，在感測操作期間不允許過量的電壓施加給位線。具體地，鉗位電壓VCLAMP減去開關元件N12的閾值電壓所得的電壓施加至感測節點Vc。當在讀取操作期間選中存儲器單元并激活感測電路115時，源極線經由感測電路115的開關元件1157而與接地端子耦接。因此，在感測節點Vc與接地端子之間形成了電流路徑(Vc-第一列選擇器-BL-存儲器単元-SL-第二列選擇器-接地端子)，且流經所述電流路徑的電流根據單元電阻而變化。例如，當單元電阻低時，較高的電流IH經過，而當單元電阻高時，較低的電流IL經過。此電流也從預輸出端子Pre_out流出。如果假設調整偏置電壓PBIAS使得在感測操作期間流入預輸出端子Pre_out的電流具有介于低電流IL與高電流IH之間的值,則當單元電阻值低時，從預輸出端子Pre_out流出的電流變得大于流入預輸出端子Pre_out的電流，使得預輸出端子Pre_out的電壓降低。另ー方面，當單元電阻值高時，從預輸出端子Pre_out出來的電流變得小于流入預輸出端子Pre_out的電流，使得預輸出端子Pre_out的電壓增加。因此，在一定的時間之后，可以利用差動放大器1153比較預輸出端子Pre_out的電壓與參考電壓REF來確定單元電阻值。即，當單元電阻值低時，預輸出端子Pre_out的電壓變得小于參考電壓REF，使得輸出數據RD_out變低，而當單元電阻值高時，預輸出端子Pre_out的電壓變得大于參考電壓REF，使得輸出數據RD_out變高。感測到的輸出數據RD_out被儲存在鎖存器1155中，并在期望的時間點被輸出至外部。在圖1所示的感測電路115中，在阻變存儲器的單元電阻值差別小的情況下，感測余量會變得不足。為了確保感測余量，應當控制偏置電壓PBIAS，以將介于兩個單元電流IL與IH之間的參考電流提供給預輸出端子Pre_0Ut。在此情況下，由于電流之差小且單元電流是可變的，因此難以利用偏置電壓PBIAS正常地執行這種功能。因此，可以從存儲器單元陣列內的參考存儲器單元產生參考電流，并將參考電流提供至預輸出端子Pre_out。這將參見圖2說明。圖2說明另一已知的阻變存儲裝置。參見圖2，阻變存儲裝置20包括主存儲器單元陣列201A、參考存儲器單元陣列201B、行地址譯碼器203、列地址譯碼器205、第一列選擇器207A、第一參考列選擇器207B、第二列選擇器209A、第二參考列選擇器209B、位線驅動器/吸收器211、源極線驅動器/吸收器213、第一參考驅動器215、第二參考驅動器217、參考電壓發生電路221、以及感測電路219。主存儲器單元陣列201A和參考存儲器單元陣列201B包括耦接在多個位線/源極線BL/SL與多個字線WL之間的多個存儲器単元。行地址譯碼器203被配置為響應于外部地址來驅動字線。列地址譯碼器205被配置為響應于外部地址來驅動第一列選擇器207A、第一參考列選擇器207B、第二列選擇器209A、以及第二參考列選擇器209B。第一列選擇器207A被配置為驅動位線。第一參考列選擇器207B被配置為驅動參考位線。第二列選擇器209A被配置為驅動源極線。第二參考列選擇器209B被配置為驅動參考源極線。位線驅動器/吸收器211被配置為將預定電壓施加至由第一列選擇器207A驅動的位線。源極線驅動器/吸收器213被配置為將預定電壓施加至由第二列選擇器209A驅動的源極線。第一參考驅動器215被配置為將預定電壓施加至參考位線。第二參考驅動器217被配置為將預定電壓施加至參考源極線。與圖1的阻變存儲裝置10不同，圖2的阻變存儲裝置20包括兩個額外的參考存儲器單元列。在此情況中，高電平數據儲存在與參考列RBL0/RSL0耦接的n個參考存儲器單元中，而低電平數據儲存與另ー參考列RBL1/RSL1耦接的n個參考存儲器單元中。在開始讀取操作之前，對參考存儲器單元執行寫入操作。根據與主存儲器單元陣列201A的寫入操作相同的方式，通過與參考列耦接的第一參考驅動器215和第二參考驅動器217來執行寫入操作。在讀取操作期間，即，當寫入使能信號WE被使能成低電平且讀取使能信號RE被禁止成高電平吋，以與類似圖1的方式來執行感測電路219的操作。然而，在圖2中，在讀取操作期間兩個參考存儲器單元耦接至參考電壓發生電路221，參考電壓發生電路221將用于產生感測電路219的感測電流的偏置電壓PBIAS提供給感測単元2191，并將參考電壓提供給比較單元2193。附圖標記2197表示被配置為將選中的存儲器単元的源極線耦接至接地端子的開關元件；而附圖標記2195表示被配置為儲存比較單元2193的輸出信號的鎖存器。更具體而言，當在讀取操作期間激活字線并激活第一參考列選擇器207B和第二參考列選擇器209B時，兩個參考存儲器單元即儲存高數據和低數據的存儲器單元的參考源極線由吸收單元2213耦接至接地端子，且參考位線經由參考電壓發生単元2211的開關元件N23和N24耦接至感測節點Vc。在感測節點Ve，兩個本文檔來自技高網...

【技術保護點】
一種阻變存儲裝置，所述阻變存儲裝置包括多個存儲區，每個存儲區包括耦接至多個字線的主存儲器單元陣列、以及耦接至多個參考字線的參考存儲器單元陣列，其中，所述存儲區中每個都與相鄰的存儲區共享位線驅動器/吸收器。

【技術特征摘要】
2011.10.13 KR 10-2011-01045121.一種阻變存儲裝置，所述阻變存儲裝置包括多個存儲區，每個存儲區包括耦接至多個字線的主存儲器單元陣列、以及耦接至多個參考字線的參考存儲器單元陣列， 其中，所述存儲區中每個都與相鄰的存儲區共享位線驅動器/吸收器。2.如權利要求1所述的阻變存儲裝置，其中，所述主存儲器單元陣列與所述參考存儲器單元陣列共享位線和源極線。3.如權利要求1所述的阻變存儲裝置，其中，所述多個參考字線包括 第一參考字線，所述第一參考字線耦接至被配置為儲存高電平數據的參考存儲器單元；以及 第二參考字線，所述第二參考字線耦接至被配置為儲存低電平數據的參考存儲器單J Li ο4.一種阻變存儲裝置，包括 第一存儲區，所述第一存儲區包括耦接在多個第一源極線/位線與多個第一字線之間的第一主存儲器單元陣列、以及耦接在所述多個第一源極線/位線與多個第一參考字線之間的第一參考存儲器單元陣列； 第二存儲區，所述第二存儲區包括耦接在多個第二源極線/位線與多個第二字線之間的第二主存儲器單元陣列、以及耦接在所述多個第二源極線/位線與多個第二參考字線之間的第二參考存儲器單元陣列； 行地址譯碼器，所述行地址譯碼器被配置為響應于外部地址來驅動字線或參考字線； 列地址譯碼器，所述列地址譯碼器被配置為響應于外部地址來驅動位線和源極線；以及 位線驅動器/吸收器，所述位線驅動器/吸收器共同地耦接至所述第一存儲區和所述第二存儲區，且被配置為將預定電壓施加至由所述列地址譯碼器驅動的位線。5.如權利要求4所述的阻變存儲裝置，其中，所述第一存儲區包括 第一列選擇器，所述第一列選擇器被配置為響應于所述列地址譯碼器的輸出信號來驅動第一位線； 第二列選擇器，所述第二列選擇器被配置為響應于所述列地址譯碼器的輸出信號來驅動第一源極線；以及 源極線驅動器/吸收器，所述源極線驅動器/吸收器被配置為將預定電壓施加至由所述第二列選擇器驅動的源極線。6.如權利要求4所述的阻變存儲裝置，其中，所述第二存儲區包括 第一列選擇器，所述第一列選擇器被配置為響應于所述列地址譯碼器的輸出信號來驅動第二位線； 第二列選擇器，所述第二列選擇器被配置為響應于所述列地址譯碼器的輸出信號來驅動第二源極線；以及 源極線驅動器/吸收器，所述源極線驅動器/吸收器被配置為將預定電壓施加至由所述第二列選擇器驅動的源極線。7.如權利要求4所述的阻變存儲裝置，其中，所述多個第一參考字線和所述多個第二參考字線分別包括一對參考字線。8.如權利要求7所述的阻變存儲裝置，其中，高電平數據儲存在與所述參考字線中的任一個參考字線相耦接的參考存儲器單元中，而邏輯低電平數據儲存在與所述參考字線中的另一個參考字線相耦接的參考存儲器單元中。9.一種阻變存儲裝置的感測電路，所述阻變存儲裝置包括多個存儲區以及由相鄰的存儲區共享的位線驅動...

【專利技術屬性】
技術研發人員：盧光明，
申請(專利權)人：海力士半導體有限公司，
類型：發明
國別省市：