總線系統技術方案

本實用新型專利技術提供一種總線系統，主要包括內建于處理器的傳輸接口及傳輸控制模塊，以由所述傳輸接口接收所述傳輸控制模塊的指令信號，而進行相應的數據傳輸動作，因而無需處理器的干預，即可以實現數據在所述處理器的儲存單元與周邊裝置的HPI接口之間進行快速傳輸，且可避免處理器資源浪費及產品成本的增加。（*該技術在2022年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及ー種總線架構，更詳而言之，涉及ー種應用于例如中央處理單元(central processing unit, CPU)等處理器中，且整合有 HPI (host port interface)儲存接ロ及DMA (direct memory access)控制器的總線系統。
技術介紹
現今對高效數據處理裝置的需求與日俱增，而各種數據處理裝置上最不能或缺的是處理單元(processing unit),例如個人計算機上的中央處理單元(centralprocessing unit ;CPU),其用于個人計算機獲取指令、譯碼及執行指令的功能,并透過數據傳輸路徑如總線(bus)等其它資源處傳遞及接收數據的功能。目前，計算機系統所使用的總線為ー組建立在許多計算機組件與組件之間的電子電路(electrical circuits),用來在計算機系統的組件之間傳送數據,實際上可以將總線理解成一條使用者可共享的高速公路(shared highway),連接著計算機系統的不同部分，例如中央處理單元、內存、或輸入/輸出端ロ等。總線不僅電性連接不同的組件或裝置，而且還具有傳送信息的功能，且總線由中央處理單元管理。沿著一條總線，同時能傳送的數據量是由變動的進制位的電子信息數目的連接量來決定。在一臺PC中，一般都有以下四種總線處理器總線(processor bus)、內存總線(memory bus)、地址總線(address bus)及輸入輸出總線(I/Obus)。因此，如何通過這些總線實現高效數據傳輸是數據傳輸領域中急需解決的難題。如圖1所示，為現有技術中計算機系統的處理器(processor)與具有主機端ロ接ロ(host port interface, HPI)的周邊裝置(peripheral device)之間進行數據傳輸的基本架構示意圖。該計算機系統的處理器10系具有ー輸入/輸出接ロ(input/outputinterface) 100 和內存接ロ(memoryinterface) 102 ;該周邊裝置 12 具有 HPI 接ロ 120，以供內存104通過內存接ロ 102和該輸入/輸出接ロ 100與該周邊裝置12的HPI接ロ 120之間進行數據傳輸。其中，內存104可設置于處理器10的內部，也可設置于處理器10的外部，內存104可為SRAM、DRAM、DDRAM、DDR II RAM或Flash memory等具有記憶功能的內存裝置。在進行數據傳輸吋，該處理器10發出指令信號，命令該輸入/輸出接ロ 100和內存接ロ 102均處于致能狀態(enable state)，使得內存104與該HPI接ロ 120之間進行數據傳輸。亦即，當該處理器10發出指令信號吋，該輸入/輸出接ロ 100從該周邊裝置12中的HPI接ロ 120取數據，并經由內存接ロ 102儲存至該內存104，實現數據從該HPI接ロ120傳輸至該內存104;或該內存接ロ 102從該內存104中取數據，并經由該輸入/輸出接ロ 100傳輸至該周邊裝置12中的HPI接ロ 120處，實現數據從該內存104傳輸至HPI接ロ120。經分析可知，以上述架構進行數據傳輸吋，需要占據處理器10寶貴的工作時序，浪費處理器相當多的資源，同時使得數據傳輸速度降低。如圖2所示，為現有技術中計算機系統的處理器與具有HPI接ロ的周邊裝置之間進行數據傳輸的另一基本架構示意圖。該架構包括一具有PCI (peripheral componentinterface)接ロ 200和內存接ロ 202的處理器20 ;—具有PCI接ロ 210和HPI接ロ 212的連接器(bridge) 21 ;以及一具有HPI接ロ 220的周邊裝置22。以上述架構進行數據傳輸吋，該處理器20發出指令信號令其PCI接ロ 200及內存接ロ 202處于致能狀態，以供該處理器20的內存204通過處理器20的PCI接ロ 200、該內存接ロ 202及該連接器21與該周邊裝置22的HPI接ロ 220之間進行數據傳輸。其中，內存204可設置于處理器20的內部，也可設置于處理器20的外部，內存204可為SRAM、DRAM、DDRAM、DDR II RAM或Flash memory等具有記憶功能的內存裝置。該架構需要處理器20發出數據傳輸指令信號，這樣不僅占用處理器20的工作時序，而且浪費處理器20相當多的資源。同時，亦還需要使用連接器21實現處理器20中的PCI接ロ 200與周邊裝置22中的HPI接ロ 220連接，以實現內存204與周邊裝置22中的HPI接ロ 220之間進行數據傳輸，進而使得設計復雜、數據傳輸速度降低，同時亦使產品成本增加。因此，如何提供一種無需占用處理器處理工作時序，即可進行快速數據傳輸的總線架構，以避免現有技術中由于占用處理器工作時序所引起的處理器資源之浪費、數據傳輸速度低、設計復雜及產品成本増加等是目前業界亟待克服的難題。
技術實現思路
鑒于上述現有技術的缺失，本申請的主要目的即在于提供ー種總線系統，其應用于ー處理系統中，無須占用處理器工作時序，以提高該處理系統與其周邊裝置之間進行數據傳輸的速度。本技術的另一目的即在于提供ー種總線系統，以簡化設計并降低產品成本。為達上述目的，本技術提出ー種總線系統，該系統應用于具儲存單元的處理系統中，以提供該處理系統的儲存單元與具有HPI (host port interface)接ロ的周邊裝置之間進行快速數據傳輸，包括至少ー傳輸接ロ及至少ー傳輸控制模塊，以由該傳輸接ロ接收該傳輸控制模塊發出的指令信號，并依據該指令信號進行相應的數據傳輸動作，以實現該處理系統的儲存單元與該周邊裝置的HPI接ロ之間進行數據傳輸。上述該傳輸接ロ為HPI接ロ，該傳輸控制模塊為直接內存存取(direct memoryaccess, DMA)控制器(controller),由該傳輸接ロ及該傳輸控制模塊構成的總線系統設置于該處理系統內，可由該傳輸控制模塊控制該傳輸接ロ進行相應的數據傳輸動作，從而使得該處理系統的儲存單元得以通過該傳輸接ロ與該周邊裝置的HPI接ロ直接進行數據傳輸。此外，上述的傳輸接ロ亦可由該處理系統的控制單元直接進行控制，以實現該儲存單元與該周邊裝置的HPI接ロ之間進行數據傳輸。因此，本技術的總線系統主要通過傳輸控制模塊控制傳輸接ロ，以令處理系統的儲存單元與周邊裝置的HPI接ロ之間進行數據交換，因而無需該處理系統介入，大大提高了該處理系統的工作效率、數據傳輸速度，同時可簡化設計、降低產品成本。附圖說明為了更清楚地說明本技術實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1為現有技術中的處理器與具有HPI接ロ的周邊裝置進行數據傳輸的基本架構示意圖；圖2為另ー現有技術中的處理器與具有HPI接ロ的周邊裝置進行數據傳輸的另ー基本架構不意圖；圖3為本技術提出的ー種具有總線系統應用于處理器進行數據傳輸的基本架構示意圖。附圖標識10、20、4 處理器100輸入/輸出接ロ102,202內存接ロ本文檔來自技高網...

【技術保護點】
一種總線系統，該系統應用于具有儲存單元的處理系統中，以供處理系統的儲存單元與具有HPI接口的周邊裝置之間進行數據傳輸，其特征在于，該系統包括至少一傳輸接口和至少一傳輸控制模塊，所述傳輸接口接收所述傳輸控制模塊的指令信號，并執行數據傳輸動作，以實現所述處理系統的儲存單元與所述周邊裝置的HPI接口間進行數據傳輸。

【技術特征摘要】
1.一種總線系統，該系統應用于具有儲存單元的處理系統中，以供處理系統的儲存單元與具有HPI接口的周邊裝置之間進行數據傳輸，其特征在于，該系統包括至少一傳輸接口和至少一傳輸控制模塊，所述傳輸接口接收所述傳輸控制模塊的指令信號，并執行數據傳輸動作，以實現所述處理系統的儲存單元與所述周邊裝置的HPI接口間進行數據傳輸。2.根據權利要求1所述的總線系統,其特征在于,所述傳輸接口為主機端口接口。3.根據權利要求1所述的總線系統，其特征在于，所述傳輸控制模塊為直接內存存取控制器。4.根據權利要求1所述的總線系統，其特征在于，所述傳輸接口由所述處理系統的傳輸控制模塊控制，以供所述處理系統的儲存單元與所述周邊裝置的HPI接口之間進行數據傳輸。5.根據權利要求1所述的總線系統，其特征在于，所述儲存單元為...

【專利技術屬性】
技術研發人員：楊美饒，邱偉宏，
申請(專利權)人：海南芯力高新技術有限公司，
類型：實用新型
國別省市：