一種高速穩像系統技術方案

本實用新型專利技術涉及一種高速穩像系統，包括運動估計模塊和外部圖像存儲單元，該運動估計模塊包括控制模塊，所述控制模塊連接有計算模塊時鐘，所述外部圖像存儲單元連接有存儲模塊時鐘；其特征在于：所述控制模塊與所述外部圖像存儲單元連接，對所述外部圖像存儲單元中的圖像進行高速穩像；所述運動估計模塊基于FPGA，所述外部圖像存儲單元為SRAM。（*該技術在2021年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及一種包括運動估計模塊的高速穩像系統，更特別地，涉及一種基于FPGA的運動估計模塊，該模塊使用灰度投影算法對存儲在SRAM中的一幀視頻圖像進行計算，來產生一個相對于上一幀圖像的偏移量，屬于圖像處理領域。
技術介紹
當前，各種成像系統已經廣泛應用于軍事和民用，如望遠鏡、便攜式攝像機、無人偵察機、戰車、導彈上的視頻系統等。而成像系統的工作效果受載體的姿勢變化和振動的影響，使監視器上的圖像抖動、模糊。長期觀察這種圖像會使人感到疲勞、眩暈，在某些特定場合會造成誤判。所以，在運動的載體中，特別是在長焦距、高分辨力的監視跟蹤系統中，成像系統的穩像是一個重要的問題。穩像一般采用的方法有主動穩像、被動穩像和電子穩像。主動穩像是安裝陀螺穩定平臺穩定攝像系統，陀螺穩定平臺主要是衰減低頻振動。被動穩像是采用減振裝置來隔離載體的振動，抑制高頻振動對攝像機的影響。但是，高精度的陀螺穩定平臺結構復雜，體積大、價格昂貴、功耗大，而且在有的場合如彈載、輕載飛機、外星球探測中，因體積的限制而無法使用。近年來，計算機技術和大規模集成電路技術的迅猛發展，計算機產品的性能迅速提高，圖像處理設備的價格持續下降，這些變化為數字圖像處理的發展提供了良好的條件。人們研究的重點開始從傳統的光學穩像、機械穩像，轉向利用計算機來進行電子穩像技術的研究。穩像方面的純數字圖像處理方法本質上是數字化的電子穩像，與傳統的光學穩像、機電結合的穩像方法相比，電子穩像具有易于操作、更精確、更靈活、體積小以及價格低、能耗小等特點，同時由于大規 模集成電路技術的不斷提高，又便于實現設備的小型化?？梢婋娮臃€像方法將是觀瞄或攝像系統中的更新換代的穩像方法。電子穩像技術是綜合電子、計算機、數字信號處理等技術為一體的新一代實現圖像序列穩定的技術。電子穩像技術由于它本身具有的精度高、實時性強、功耗低、便于集成化等優點，具有廣闊的發展前景。目前國內外的研究中非實時的電子穩像方法主要通過PC機處理已經存儲在磁盤上的視頻序列，主要用來對視頻進行后期處理或研究算法的可靠性。實時穩像一般采用與攝像機安裝在一起的單獨嵌入式設備，主流的方法是采用DSP做計算處理，FPGA(Field-Programmable Gate Array)做輔助控制。這種方案功耗大,成本高,速度一般。其中FPGA，即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。目前以硬件描述語言(Verilog或VHDL)所完成的電路設計，可以經過簡單的綜合與布局，快速的燒錄至FPGA上進行測試，是現代IC設計驗證的技術主流。這些可編輯元件可以被用來實現一些基本的邏輯門電路(比如AND、OR、XOR、NOT)或者更復雜一些的組合功能，比如解碼器或數學方程式。在大多數的FPGA里面，這些可編輯的元件里也包含記憶元件，例如觸發器(Flip-flop)或者其他更加完整的記憶塊。FPGA—般來說比ASIC(專用集成芯片)的速度要慢，無法完成復雜的設計，而且消耗更多的電能。但是他們也有很多的優點，比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。
技術實現思路
本技術目的在于提供一種包括運動估計模塊的高速穩像系統，該運動估計模塊使用灰度投影算法對存儲在SRAM中的一幀視頻圖像進行計算，來產生一個相對于上一幀圖像的偏移量，并輸出給其它模塊。為此目的，本技術提供一種高速穩像系統，包括運動估計模塊和外部圖像存儲單元，該運動估計模塊包括控制模塊，所述控制模塊連接有計算模塊時鐘，所述外部圖像存儲單元連接有存儲模塊時鐘；其特征在于所述控制模塊與所述外部圖像存儲單元連接，對所述外部圖像存儲單元中的圖像進行高速穩像；所述運動估計模塊基于FPGA，所述外部圖像存儲單元為SRAM。本技術的運動估計模塊是高速穩像系統中的核心模塊，其用來對存儲在SRAM中的一幀視頻圖像進行計算，來產生一個相對于上一幀圖像的偏移量，并輸出給其它模塊，因此具有占用邏輯資源數少、速度快、成本低的優點。附圖說明圖1是根據本技術的運動估計模塊的內部結構圖。圖2是根據本技術的運動估計模塊的運行流程圖。圖3是根據本技術的運動估計模 塊的曲線計算子模塊的狀態轉換圖。圖4是根據本技術的運動估計模塊的方差計算模塊的狀態轉換圖。具體實施方式以下結合附圖對本技術的技術方案做進一步的闡述。本實施方式是一種基于FPGA的運動估計模塊,包括五個子模塊,分別為控制子模塊、曲線計算子模塊、偏移計算子模塊、參考幀切換子模塊和存儲子模塊。其結構如圖1所示。該運動估計模塊共有兩個時鐘，分別是存儲子模塊時鐘和曲線計算子模塊時鐘，其中存儲子模塊時鐘比曲線計算子模塊時鐘快一倍以上。控制子模塊從外部存儲單元(例如外部SRAM)中取出像素信息，發送給曲線計算子模塊，同時也有相應的信號線和各子模塊相連。這些信號線控制各個子模塊啟動，也接收各個子模塊發來的工作完成信息。其中曲線計算子模塊、偏移計算子模塊和參考巾貞切換子模塊按圖1所不的結構與存儲子模塊互聯，寫入和讀出的是曲線數據。最后的整個運動估計模塊的運算結果是圖像偏移信息，由偏移計算子模塊工作完成后發送出。為了更加清晰地描述本技術，現對各個子模塊的功能和工作過程進行詳細說明?？刂谱幽K其負責整個計算過程中各子模塊的運行順序和圖像數據的接收發送。在控制子模塊的作用下，整個運動估計模塊的工作過程如圖2所示。該模塊首先根據he(圖像寬度信息)和內部的地址計算邏輯確定要取出的像素塊在外部存儲單元中的具體地址，然后從外部存儲單元中取出中間128*128個像素，圖像的具體寬度由外部模塊通過專門的接口提供。將取出的像素信息發送給曲線計算子模塊進行計算，同時也分別控制其它模塊啟動和停止工作。控制子模塊接到外部傳來的start (運動估計計算開始)信號后進入工作狀態，按相應邏輯發送地址到外部存儲單元的SRAM中，取出像素后將so (單個像素已發送)信號置高電平，同時將像素信息發送給曲線計算子模塊。待曲線計算子模塊累加完并發來ro (單個像素已接收)信號后，再重復這一過程直到所有區域像素發送完畢后再將ps (區域圖像信息發送完成)信號置高電平，控制偏移計算子模塊開始工作，接著等待CO (偏移信息計算完成)信號到來，說明偏移計算完成，再將ts (開始切換參考幀)信號置為高電平，啟動參考幀切換子模塊，當所有子模塊工作均完成時，將over (運動估計完成)置為高電平，對外表示本模塊工作全部完成，圖像偏移信號線上的數據有效。曲線計算子模塊該子模塊接收控制子模塊按特定順序傳來的像素信息并計算行(列)累加和，累加的結果就是圖像的灰度曲線信息。附圖3是其狀態機轉換圖，該子模塊只與當前幀灰度投影存儲器連接，每次接到發來的像素信息時，通過地址形成邏輯來生成對應位置的地址，然后從當前幀灰度投影存儲器中先取出上一次累加值，與剛剛接收到的像素信息計算行(列)累加和后得到本次累加值，再存入該當前幀灰度投影存儲器。當一行計滿128個像素時,則認為該行計算已經結束,模塊重新初始化,準備計算下本文檔來自技高網...

【技術保護點】
一種高速穩像系統，包括運動估計模塊和外部圖像存儲單元，該運動估計模塊包括控制模塊，所述控制模塊連接有計算模塊時鐘，所述外部圖像存儲單元連接有存儲模塊時鐘；其特征在于：所述控制模塊與所述外部圖像存儲單元連接，對所述外部圖像存儲單元中的圖像進行高速穩像；所述運動估計模塊基于FPGA，所述外部圖像存儲單元為SRAM。

【技術特征摘要】
1.一種高速穩像系統，包括運動估計模塊和外部圖像存儲單元，該運動估計模塊包括控制模塊，所述控制模塊連接有計算模塊時鐘，所述外部圖像存儲單元連接有存儲模塊時鐘；...

【專利技術屬性】
技術研發人員：張永祥，欒中，盧巖，張偉功，關永，尚媛園，周全，田健仲，
申請(專利權)人：首都師范大學，
類型：實用新型
國別省市：