層疊電感器制造技術

本發明專利技術公開了一種層疊電感器，該層疊電感器不僅可以改善螺旋線圈內側的磁通密度和磁場強度的分布，而且還可以改善線圈外側、特別是所述螺旋線圈引出端外側的磁通密度和磁場強度分布的均勻性。其包括由具有導磁性的絕緣體層疊加構成的層疊體及附著在絕緣體層上的導電體層，層疊體內的導電體層構成螺旋電感線圈，在導電體層的引出端的外側設有可抑制磁力線通過的圈外抑制層。由于增設圈外抑制層，使得該層疊電感器磁通密度分布得到有效改善，高磁通密度區域的磁通得到抑制，稍低磁通密度區域受到的影響又不大，從而使層疊電感器磁通密度分布更加均勻，提高了直流疊加特性，而且在增加磁阻（即圈外抑制層）的情況下，其電感值不會降低。

【技術實現步驟摘要】

本專利技術涉及一種電感器，特別涉及一種磁通密度和磁場強度較均勻層疊電感器。
技術介紹
閉磁路型層疊電感器由多個電連接的導電體層和將每層導電體層分隔設置的絕緣第一絕緣體層一起構成螺旋電感線圈，由于線圈結構不可能制作的完全對稱，所以在層疊電感器中就會出現某些區域磁通密度高，某些區域磁通密度低的現象，在對其增加直流電流時，高磁通區域就會先達到磁飽和而導致直流疊加特性降低，進而降低電感。現有技術中，如中國專利技術專利(專利申請號為200610163373. 6，專利技術名稱為層疊電感器，專利權人日本太陽誘電株式會社)和中國專利技術專利申請(專利申請號為201110420993. 4，專利技術名稱為層疊電感器，申請人日本太陽誘電株式會社)針對上述因磁飽和而降低電感的不足做了改進，即通過將閉磁路型轉變為開磁路型層疊電感器而使其內磁通密度和磁場強度的分布得到改善。其具體方法是以橫穿所述螺旋電感線圈的內側磁路的方式配置有第二絕緣體層，所述的第二絕緣體層具有比所述絕緣第一絕緣體層的導磁率低的導磁率，而且，第二絕緣體層的主面邊緣部的至少一部分和所述導電體層在層疊方向上重疊，并且，在該重疊的部分，所述第二絕緣體層和所述導電體層接觸。另外，該第二絕緣體層的線圈中心部分的厚度比導電體層近旁部分的厚度薄。雖然，上述專利或專利申請所公開的技術方案，對前述層疊電感器存在的因磁飽和而降低電感的現象做了改進，使所述層疊電感器螺旋電感線圈內側的磁通密度和磁場強度分布得到了改善，但仍存在以下不足I)螺旋電感線圈內部因增設第二絕緣體層使磁阻大幅增加，相應的使其電感因磁阻增加而明顯降低。2)在所述螺旋電感線圈外側、特別是在所述層疊電感器位于其兩端最外層的導電體層的引出端的外側，仍存在磁通密度和磁場強度不均勻的現象，當對其外加直流電時，隨著直流電流的增加，該區域會比其他區域更容易達到磁飽和而降低電感。
技術實現思路
本專利技術要解決的技術問題是提供一種層疊電感器，該層疊電感器不僅可以改善螺旋線圈內側的磁通密度和磁場強度的分布，而且還可以改善線圈外側、特別是所述螺旋線圈引出端外側的磁通密度和磁場強度分布的均勻性。為了解決上述技術問題，本專利技術采用的技術方案為本專利技術的層疊電感器，包括由至少兩個具有導磁性的絕緣體層疊加構成的形狀為長方體的層疊體，在每個絕緣體層的同向面上設有帶狀的或由帶狀圍成的非封閉的長方形的導電體層，在層疊體的兩端還設有與所述導電體層連接的電極，在所述層疊體內部形成由所有導電體層連接構成的形狀為螺旋狀的至少一匝線圈，在所述層疊體內至少一個絕緣體層上由對應的導電體層所圍成的區域內設有導磁率低于絕緣體層的并與該導電體層內側相接觸的可抑制磁力線通過的圈內抑制層，在所述層疊體中位于其兩端最外層的導電體層的引出端的外側設有導磁率低于絕緣體層的可抑制磁力線通過的圈外抑制層，該圈外抑制層平面與所述線圈軸線相垂直，其內側與所述導電體層的引出端的外側相接觸。所述圈外抑制層的導磁率由其內側向其外側逐漸變大。所述圈內抑制層設于所述層疊體中位于線圈中部的絕緣體層上。所述圈內抑制層的導磁率由其外側向其中心逐漸變大。所述圈內抑制層和圈外抑制層由氧化錯材料所制。所述絕緣體層由N1-Zn-Cu類鐵氧體材料所制。所述導電體層由銀、銅、鋁或鋁合金制成。與現有技術相比，本專利技術由于在層疊電感器的螺旋電感線圈的引出端外側增設圈外抑制層，使得該層疊電感器在該區域非均勻的磁通密度分布得到有效改善，高磁通密度區域的磁通得到抑制，而稍低磁通密度區域受到的影響又不大，從而使該層疊電感器磁通密度分布更加均勻，提高了直流疊加特性，而且在增加磁阻(即圈外抑制層)的情況下，該層疊電感器的電感值不會降低。附圖說明下面結合附圖和具體實施方式對本專利技術作進一步詳細說明。圖1是 表示本專利技術層疊電感器的立體圖。圖2是圖1的A-A線剖視圖。圖3是圖1的B-B線剖視圖。 圖4是圖1所示的層疊的分解斜視圖。圖5是圖4中S15、C15的放大剖視圖。圖6是圖5的分解斜視圖。圖7是圖4中SlUCll的放大剖視圖。圖8是圖7的分解斜視圖。圖9是現有技術層疊電感器的磁通分布模擬圖。圖10是本專利技術層疊電感器的磁通分布模擬圖。圖11是本專利技術與現有技術比較后的直流疊加特性圖。圖12是本專利技術與現有技術比較后的電感變化率圖。說明書附圖中標記如下層疊電感器10、層疊體11、電極12、絕緣體層S、第一絕緣體層至第九絕緣體層Sll—S19、最外層絕緣體層S20、導電體層C、第一導電體層至第九導電體層Cll一C19、前端弓丨出端Cl la、尾端引出端C19a、導電過渡層H、圈內抑制層E、圈外抑制層F、前端圈外抑制層F1、尾端圈外抑制層F2。具體實施例方式如圖1、2、3所示，本專利技術的層疊電感器10，是在現有技術的基礎上加以改進，其包括具有至少兩個高導磁率的絕緣體層S疊加構成的層疊體11，該層疊體11的形狀為長方體，也可為圓柱體。在該層疊體11的兩端設有電極12，在每一層絕緣體層S的同向面上設有帶狀的或由帶狀圍成的非封閉導電體層C，非封閉的導電體層C的形狀可以是方形，也可以是圓弧形，與現有技術相同，每層導電體層C均通過穿置于絕緣體層S的內充有與導電體層C導電率相同材料的導電過渡層H與相鄰導電體層C電連接，由此在層疊體11內部構成由所有導電體層C連接而形成的形狀為螺旋狀的螺旋電感線圈，該螺旋電感線圈的匝數可以是一個，也可以是許多個。在層疊體11內的絕緣體層S上設有導磁率低于絕緣體層的可抑制磁力線通過的圈內抑制層E，該圈內抑制層E可以設置在層疊體11中的某一層絕緣體層S上，如設于所述層疊體11中位于線圈中部的絕緣體層S上，也可以同時設置在層疊體11內的多層絕緣體層S上，通常，圈內抑制層E多設置在位于對應的絕緣體層S上的由所述導電體層C圍成的區域內，該圈內抑制層E的外周邊緣與所述導電體層C的內側相接觸。本專利技術是在所述層疊體11中位于其兩端最外層的導電體層C的引出端Clla、C19a(該引出端與對應的所述電極12電連接)的外側設置導磁率低于絕緣體層S的可抑制磁力線通過的圈外抑制層F，該圈外抑制層F平面與所述線圈軸線相垂直，其內側與所述導電體層C的引出端Clla、C19a的外側相接觸，由此，改善該引出端Clla、C19a因磁通密度較集中而易達到磁飽和的現象。為了使磁通密度分布更加均勻，可將所述圈外抑制層F的導磁率制作為非均勻性，即其上的導磁率由其內側(與引出端導電體層C相接觸的部位)向其外側(遠離引出端與導電體層C相接觸的部位)逐漸變大。同理，為了改善所述螺旋電感線圈內部磁通密度的分布均勻性，也可將所述圈內抑制層E的導磁率制作為非均勻性，即其上的導磁率由其外側(與對應導電體層C相接觸的部位)向其中心(螺旋電感線圈的軸心)逐漸變大。以下結合附圖對本專利技術結構作進一步說明如圖1、2、 3所示，層疊電感器10，包括長方體形狀的層疊體11 ;和設置于層疊體11長邊方向兩端部的由Ag等金屬材料構成的外部電極12。如圖4所示，層疊體11的螺旋電感線圈是由九個間隔設置的絕緣體層S (分別為第一絕緣體層S11、第二絕緣體層S12至第九絕緣體層S19)和附著在相對應的絕緣體層S上的九個導電體層c(分別為第一導電體層C11、第二導電體層C12至第九導電體層C19)層疊構成，絕緣體層S是由本文檔來自技高網...

【技術保護點】
一種層疊電感器，包括由至少兩個具有導磁性的絕緣體層（S）疊加構成的形狀為長方體的層疊體（11），在每個絕緣體層（S）的同向面上設有帶狀的或由帶狀圍成的非封閉的長方形的導電體層（C），在層疊體（11）的兩端還設有與所述導電體層（C）連接的電極（12），在所述層疊體（11）內部形成由所有導電體層（C）連接構成的形狀為螺旋狀的至少一匝線圈，在所述層疊體（11）內至少一個絕緣體層（S）上由對應的導電體層（C）所圍成的區域內設有導磁率低于絕緣體層（S）的并與該導電體層（C）內側相接觸的可抑制磁力線通過的圈內抑制層（E），其特征在于：在所述層疊體（11）中位于其兩端最外層的導電體層（C）的引出端的外側設有導磁率低于絕緣體層（S）的可抑制磁力線通過的圈外抑制層（F），該圈外抑制層（F）平面與所述線圈軸線相垂直，其內側與所述導電體層（C）的引出端的外側相接觸。

【技術特征摘要】
1.一種層疊電感器，包括由至少兩個具有導磁性的絕緣體層(S)疊加構成的形狀為長方體的層疊體(11)，在每個絕緣體層(S)的同向面上設有帶狀的或由帶狀圍成的非封閉的長方形的導電體層(C)，在層疊體(11)的兩端還設有與所述導電體層(C)連接的電極(12)，在所述層疊體(11)內部形成由所有導電體層(C)連接構成的形狀為螺旋狀的至少一匝線圈，在所述層疊體(11)內至少一個絕緣體層(S)上由對應的導電體層(C)所圍成的區域內設有導磁率低于絕緣體層(S)的并與該導電體層(C)內側相接觸的可抑制磁力線通過的圈內抑制層(E)，其特征在于在所述層疊體(11)中位于其兩端最外層的導電體層(C)的引出端的外側設有導磁率低于絕緣體層(S)的可抑制磁力線通過的圈外抑制層(F)，該圈外抑制層(F)平...

【專利技術屬性】
技術研發人員：戴春雷，李可，
申請(專利權)人：深圳順絡電子股份有限公司，
類型：發明
國別省市：