本發明專利技術提供了一種采集端啟動PCI-E總線DMA上傳數據的方法，包含硬件部分和軟件部分，硬件部分含有PC機、PCI-E接口，及由FPGA、DDR對、數據采集接口、高速A/D轉換器組成的采集端，采集端通過PCI-E接口與PC機相連，而采集端內部各個組成部分協同工作進行數據的高速采集并完成數據的DMA高速上傳；軟件部分含有FPGA內部的軟件及PC機中的上位機，FPGA內部的軟件完成PCI-E總線的協議控制、時序控制，并設計了數據存儲的狀態監控機制與采集端啟動DMA模式上傳數據的機制，通過對數據存儲狀態的監控判斷是否滿足DMA上傳條件，若滿足則進行DMA上傳。本發明專利技術操作性強、避免了數據的空讀與誤讀、減輕了PC機的負載、減少了FPGA資源的利用。
【技術實現步驟摘要】
—種采集端啟動PC1-E總線DMA上傳數據的方法
本專利技術高速串行總線互聯及數據采集
具體涉及一種采集端啟動PC1-E 總線DMA上傳數據的方法。
技術介紹
隨著科學的發展和技術的進步，目前的PCI總線和PC1-X總線在許多情況下已經 不能滿足數據傳輸速度的要求，特別是在高速數據采集系統中數據上傳給上位機的技術需 求，因此PC1-E總線逐步代替PCI總線，并在各個場合得到廣泛的應用。在高速數據采集 中，數據的上傳通常要用PC1-E總線的DMA傳輸模式才能數據傳輸的要求。在一般的傳輸 過程中，都是一臺PC機作為上位機設備，利用FPGA作為數據采集的終端設備，負責數據采 集的控制、數據整理、數據預處理、數據上傳等操作，上位機需要讀取數據時，都是上位機通 過PC1-E總線主動發送命令給FPGA，即給采集端，然后FPGA送數據，在高速數據采集中，要 及時的把采集的數據進行上傳，也是采用該方法，上位機先寫命令給FPGA，然后再讀取上傳 的數據。這樣做存在許多的缺點由于PC1-E總線的特殊性，不能準確的判斷數據采集系統 中采集端中的存儲器中是否有數據或者數據是否具備讀取的條件，經常讀不到數據或者讀 取的數據一直是同一個，造成空讀以及誤讀；操作復雜，不方便；對上位機及數據采集系統 中采集端的資源不能很好的利用，造成資源浪費。針對上述缺點，本專利技術提出并設計了一種 采集端啟動PC1-E總線DMA上傳數據的方法。中國專利文獻庫公布了一種名稱為《一種基于PC1-E接口的LTE基帶終端模擬系 統》(專利申請號201010619073. O)的專利技術專利申請技術，該專利技術專利申請技術公開了一種 基于PC1-E接口的LTE基帶終端模擬系統，該模擬系統包括PC主機，用于根據測試模式和 配置參數來控制基帶終端仿真器，并轉發上行和下行數據；基帶終端仿真器，用于對模擬系 統的物理層進行測試，包括數字信號處理器，用于處理LTE基帶終端通信協議和相關的應 用協議；現場可編程門陣列，用于并行處理高速數字信號和高重復性的數據運算；PCI_E接 口，用于連接PC主機和基帶終端仿真器；eN0deB板，用于將下行數據發送至基帶終端仿真 器，并接收來自基帶終端仿真器的數據和性能反饋統計。與現有技術相比，本專利技術的模擬系 統既保證eNodeB設備的各項測試指標，提高測試的效率，又可節約測試成本和占用空間。 其不足之處在于該專利技術專利沒有解決數據高速上傳的時候的PC機負荷過重、資源浪費、數 據的空讀與誤讀等問題，PC1-E總線通信操作復雜，同時在PC主機通過PC1-E總線讀取數 據的時候還得發送相應指令，造成傳輸效率的降低。
技術實現思路
為了解決高速數據采集系統中通過PC1-E總線實現大量數據上傳給PC機需要PC 機啟動而造成的空讀、誤讀，操作復雜，資源浪費，使得PC機負載增加等缺點，提升高速數 據采集系統中數據上傳的效率，避免空讀與誤讀，提升FPGA及PC機的資源利用率，減輕PC 機的負載，使采集的數據上傳簡單易用，本專利技術提供一種采集端啟動PC1-E總線DMA上傳數據的方法。本專利技術的采集端啟動PC1-E總線DMA上傳數據的方法包括硬件部分和控制軟件， 硬件部分中的FPGA、DDR對、數據采集接口、高速A/D轉換器組成了數據采集系統的采集端； PC機通過PC1-E接口與FPGA相連，FPGA通過IO 口分別與DDR對、數據采集接口相連，高速 A/D轉換器把采集到的信號轉換成數字信號，并通過數據采集接口送給FPGA，在FPGA里預 處理后，這些數據存儲到DDR對或FPGA內部存儲空間里，存儲到一定數量后上傳給PC機； 控制軟件由FPGA內部軟件及PC機中的上位機組成，FPGA內部軟件中的PC1-E硬核執行代 碼實現PC1-E通信，把采集到的數據上傳給PC機中的上位機或把上位機傳遞的指令及數據 下發給FPGA ；DMA寫模塊分別與PC1-E內部存儲空間和DMA控制寄存器連接，PC1-E內部存 儲空間與DDR對狀態接口模塊分別與PC1-E內部存儲空間或DDR對的狀態寄存器、DMA控 制寄存器連接，PC1-E內部存儲空間與DDR對狀態接口模塊讀取PC1-E內部存儲空間和DDR 對狀態寄存器的值，并把這個值送給PC1-E終端控制模塊，PC1-E終端控制模塊由這個值來 控制DMA控制寄存器，利用DMA控制寄存器控制DMA寫模塊，從而控制PC1-E內部存儲空間 或DDR對把數據通過PC1-E總線上傳給PC機中的內存空間。所述的采集端啟動DMA上傳數據的過程有如下步驟a)先利用上位機對高速數據采集系統中采集端的控制值進行寫配置；b)上位機啟動高速數據采集系統進行數據采集；c)在數據采集的過程中，利用PC1-E內部存儲空間與DDR對狀態接口模塊對PC1-E內 部存儲空間或者DDR對的狀態進行監控，并讀取狀態值；d)PC1-E內部存儲空間與DDR對狀態接口模塊把該實時讀取的狀態信息傳遞給PC1-E 終端控制模塊，PC1-E終端控制模塊判斷該狀態是否是達到DMA模式上傳數據的狀態，若是 則寫相應的DMA模式上傳的寄存器值給DMA控制寄存器，DMA控制寄存器控制DMA寫模塊進 而實現PC1-E內部存儲空間或者給DDR對中的某個DDR數據利用DMA模式上傳給PC機；e)此次DMA模式數據上傳完畢后,上傳一個結束標志給PC機中上位機任意指定的內存 地址位置，該結束標志是一個32bit數據；f)上位機(8)獲取該標志后對內存中的數據進行讀取；g)如果上位機沒有給出結束命令則返回C)，如果要從新設置狀態則返回a)。所述的PC1-E內部存儲空間或DDR對的狀態寄存器可以選擇設置，其設置值可以 根據存入PC1-E內部存儲空間或DDR對的個數進行判定，判斷該狀態寄存器的狀態與上位 機給出的狀態一樣，則開始上傳，不同則保持當前狀態。所述的DDR對主要用來掛在FPGA上，為二個或者四個或八個，PC機中的上位機讀 取DDR對中的數據時采用乒乓操作。所述的PC1-E的硬核執行代碼形成FPGA內部符合PC1-E技術指標的接口邏輯與 協議，實現PC1-E的通信。本專利技術中的FPGA是指Xilinx公司或者Altera公司產品中具有PC1-E總線IP核 的FPGA，主要對PC1-E接口、DDR對、數據采集接口、高速A/D轉換器進行控制。 本專利技術中的PC機一般是指X86架構、具有存儲器、內存等單元的主控系統，可以在 該系統中對高速數據采集系統進行操作與處理。本專利技術中的PC1-E接口還包括電氣相同而物理結構不同的CPC1-E接口，一般是四通道或八通道，目前特指PC1-E1. O和PC1-E2. O,總線頻率為1. 25GHz或者2. 5GHz。本專利技術中的DDR對主要用來掛在FPGA上，為二個或者四個或八個，對高速數據采 集系統多采集的數據進行快速存取，中快速存取的過程中，FPGA中任意設置一個內部狀態 寄存器，針對DDR對中的DDR的狀態進行描述，描述的實現方法可以對存儲的數據個數進行 計數，其狀態為空、半滿、滿。PC機中的上位機讀取DDR對中的數據時可以進行乒乓操作， 來避免丟數等問題的出現。本專利技術中所述的PC1-E內部存儲空間或DDR對的狀態寄存器可以隨便設置，其值 可以根據存入PC1-E內部存儲空本文檔來自技高網...
【技術保護點】
一種采集端啟動PCI?E總線DMA上傳數據的方法，包括硬件部分和控制軟件，硬件部分中的FPGA（4）、DDR對（5）、數據采集接口（6）、高速A/D轉換器（7）組成了數據采集系統的采集端（3）；PC機（1）通過PCI?E接口（2）與FPGA（4）相連，?FPGA（4）通過IO口分別與?DDR對（5）、數據采集接口（6）相連，高速A/D轉換器（7）把采集到的信號轉換成數字信號，并通過數據采集接口（6）送給FPGA（4），在FPGA（4）里預處理后，這些數據存儲到DDR對（5）或FPGA內部存儲空間（10）里，存儲到一定數量后上傳給PC機（1）；控制軟件含有FPGA（4）內部軟件及PC機（1）中的上位機(8)，FPGA（4）內部軟件中的PCI?E硬核執行代碼（9）實現PCI?E通信，把采集到的數據上傳給PC機（1）中的上位機(8)或把上位機(8)傳遞的指令及數據下發給FPGA（4）；DMA寫模塊(11)分別與PCI?E內部存儲空間(10)和DMA控制寄存器(12)?連接，PCI?E內部存儲空間與DDR對狀態接口模塊(14)?分別與PCI?E內部存儲空間(10)或DDR對（5）的狀態寄存器、DMA控制寄存器(12)?連接，PCI?E內部存儲空間與DDR對狀態接口模塊(14)讀取PCI?E內部存儲空間(10)和DDR對（5）狀態寄存器的值，并把這個值送給PCI?E終端控制模塊(13)，PCI?E終端控制模塊(13)由這個值來控制DMA控制寄存器(12)，利用DMA控制寄存器(12)控制DMA寫模塊(11)，從而控制PCI?E內部存儲空間(10)或DDR對（5）把數據通過PCI?E總線上傳給PC機（1）中的內存空間。...
【技術特征摘要】
1.一種采集端啟動PC1-E總線DMA上傳數據的方法，包括硬件部分和控制軟件，硬件部分中的FPGA (4 )、DDR對(5 )、數據采集接口( 6 )、高速A/D轉換器(7 )組成了數據采集系統的采集端(3);PC機(I)通過PC1-E接口(2)與FPGA (4)相連，FPGA (4)通過IO 口分別與DDR對(5)、數據采集接口(6)相連，高速A/D轉換器(7)把采集到的信號轉換成數字信號，并通過數據采集接口(6)送給FPGA (4)，在FPGA (4)里預處理后，這些數據存儲到DDR 對(5)或FPGA內部存儲空間(10)里，存儲到一定數量后上傳給PC機(I);控制軟件含有FPGA (4)內部軟件及PC機(I)中的上位機(8)，FPGA (4)內部軟件中的PC1-E硬核執行代碼(9)實現PC1-E通信，把采集到的數據上傳給PC機(I)中的上位機(8)或把上位機⑶傳遞的指令及數據下發給FPGA (4);DMA寫模塊(11)分別與PC1-E內部存儲空間(10)和DMA控制寄存器(12)連接，PC1-E內部存儲空間與DDR對狀態接口模塊 (14)分別與PC1-E內部存儲空間(10)或DDR對(5)的狀態寄存器、DMA控制寄存器(12) 連接，PC1-E內部存儲空間與DDR對狀態接口模塊(14)讀取PC1-E內部存儲空間(10)和 DDR對(5)狀態寄存器的值，并把這個值送給PC1-E終端控制模塊(13)，PC1-E終端控制模塊(13)由這個值來控制DMA控制寄存器(12)，利用DMA控制寄存器(12)控制DMA寫模塊(11)，從而控制PC1-E內部存儲空間(10)或DDR對(5)把數據通過PC1-E總線上傳給PC機 (O中的內存空間。2.根據權利要求1所述的一種采集端啟動PC1-E總線DMA上傳數據的方法，其特征在于所述的采集...
【專利技術屬性】
技術研發人員：嚴發寶，陳剛，張京，陳先玉，陳航，周勇，
申請(專利權)人：綿陽市維博電子有限責任公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。